お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2020-06-18 14:00
チャネル長変調と基板バイアス制御を用いたレベルシフタレス設計の検討
渡辺達也宇佐美公良芝浦工大CAS2020-8 VLD2020-8 SIP2020-24 MSS2020-8
抄録 (和) LSIを低消費電力化する手法の一つにマルチVDD設計がある.この手法では複数の異なる電源電圧を用いることで低消費電力化を実現している.しかし、これを実現する上でレベルシフタ回路の挿入が必須となり、回路面積や消費電力、遅延の増加などにつながる.本研究では特定のトランジスタのチャネル長を大きくする新たなレベルシフタレス設計を提案する.またチャネル長変調と基板バイアス制御の二つを用いたレベルシフタレス設計の最適設計手法も提案する. 
(英) A multi-VDD design realizes LSIs to be low power by allowing to use multiple different power supply voltages. In this design, conversion of the voltage amplitude of the signal is necessary. This is usually done by inserting a circuit called a level shifter, between voltage domains as an interface. However, insertion of level shifter has disadvantages in silicon footprint, power consumption, and delays. In this paper, we propose a level-shifter-less approach by increasing channel length. We also propose the optimal design using both channel length modulation and body biasing.
キーワード (和) レベルシフタレス設計 / 基板バイアス制御 / チャネル長変調 / / / / /  
(英) Level-Shifter-Less / Body Biasing / Channel Length Modulation / / / / /  
文献情報 信学技報, vol. 120, no. 66, VLD2020-8, pp. 41-46, 2020年6月.
資料番号 VLD2020-8 
発行日 2020-06-11 (CAS, VLD, SIP, MSS) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CAS2020-8 VLD2020-8 SIP2020-24 MSS2020-8

研究会情報
研究会 MSS CAS SIP VLD  
開催期間 2020-06-18 - 2020-06-18 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) システムと信号処理および一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2020-06-MSS-CAS-SIP-VLD 
本文の言語 日本語 
タイトル(和) チャネル長変調と基板バイアス制御を用いたレベルシフタレス設計の検討 
サブタイトル(和)  
タイトル(英) Optimal Design for Level-Shifter-Less Approach using Channel Length Modulation & Body Biasing 
サブタイトル(英)  
キーワード(1)(和/英) レベルシフタレス設計 / Level-Shifter-Less  
キーワード(2)(和/英) 基板バイアス制御 / Body Biasing  
キーワード(3)(和/英) チャネル長変調 / Channel Length Modulation  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 渡辺 達也 / Tatsuya Watanabe / ワタナベ タツヤ
第1著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: SIT)
第2著者 氏名(和/英/ヨミ) 宇佐美 公良 / Usami Kimiyoshi / ウサミ キミヨシ
第2著者 所属(和/英) 芝浦工業大学 (略称: 芝浦工大)
Shibaura Institute of Technology (略称: SIT)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2020-06-18 14:00:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 CAS2020-8, VLD2020-8, SIP2020-24, MSS2020-8 
巻番号(vol) vol.120 
号番号(no) no.65(CAS), no.66(VLD), no.67(SIP), no.68(MSS) 
ページ範囲 pp.41-46 
ページ数
発行日 2020-06-11 (CAS, VLD, SIP, MSS) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会