| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2020-11-17 10:55 DET Flip-Flops with SEU Detection Capability Using DICE and C-Element ○Xu Haijia・Kazuteru Namba（Chiba Univ.）  VLD2020-14 ICD2020-34 DC2020-34 RECONF2020-33 |
|
| 抄録 | （和） | Abstract A dual-edge-triggered flip-flop (DET-FF) composed of DICE latch (Dual Interlocked Storage Cell) and C-element for SEU detection has been proposed in this article. The DICE latch has the ability to tolerate SNUs. This design can tolerate most of the SNU that may occur in DET-FF. In addition, this article also presents a circuit design that can detect soft-errors having not been detected by DET-FF. The proposed DET-FF reduces power consumption, while the DICE unit can always guarantee the characteristics of two stable nodes, so that the proposed circuit design can tolerate and detect soft-errors which occur in the circuit while reducing power consumption. The design has been simulated with CMOS circuit, and the results show that the DET-FF is tolerant to soft-errors and can detect SEU (Single Event Upset) events which affect the output results |
| （英） | Abstract A dual-edge-triggered flip-flop (DET-FF) composed of DICE latch (Dual Interlocked Storage Cell) and C-element for SEU detection has been proposed in this article. The DICE latch has the ability to tolerate SNUs. This design can tolerate most of the SNU that may occur in DET-FF. In addition, this article also presents a circuit design that can detect soft-errors having not been detected by DET-FF. The proposed DET-FF reduces power consumption, while the DICE unit can always guarantee the characteristics of two stable nodes, so that the proposed circuit design can tolerate and detect soft-errors which occur in the circuit while reducing power consumption. The design has been simulated with CMOS circuit, and the results show that the DET-FF is tolerant to soft-errors and can detect SEU (Single Event Upset) events which affect the output results | |
| キーワード | （和） | Soft error / DICE / Dual-edge-triggered-FF / Radiation tolerant latch / Low power / / / |
| （英） | Soft error / DICE / Dual-edge-triggered-FF / Radiation tolerant latch / Low power / / / | |
| 文献情報 | 信学技報, vol. 120, no. 236, DC2020-34, pp. 18-23, 2020年11月. | |
| 資料番号 | DC2020-34 | |
| 発行日 | 2020-11-10 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2020-14 ICD2020-34 DC2020-34 RECONF2020-33 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2020-11-17 - 2020-11-18 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | デザインガイア2020 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2020 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2020-11-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | DET Flip-Flops with SEU Detection Capability Using DICE and C-Element |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Soft error / Soft error |
| キーワード(2)（和/英） | DICE / DICE |
| キーワード(3)（和/英） | Dual-edge-triggered-FF / Dual-edge-triggered-FF |
| キーワード(4)（和/英） | Radiation tolerant latch / Radiation tolerant latch |
| キーワード(5)（和/英） | Low power / Low power |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 許 海稼 / Xu Haijia / キョ カイカ |
| 第1著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 難波 一輝 / Kazuteru Namba / ナンバ カズテル |
| 第2著者 所属（和/英） | 千葉大学 (略称： 千葉大) Chiba University (略称： Chiba Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2020-11-17 10:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | VLD2020-14, ICD2020-34, DC2020-34, RECONF2020-33 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | no.234(VLD), no.235(ICD), no.236(DC), no.237(RECONF) |
| ページ範囲 | pp.18-23 |
| ページ数 | 6 |
| 発行日 | 2020-11-10 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]