| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-01-28 17:35 HDLRubyによるハードウェアへの長・短期記憶の実装に関する検討 ○前原祐生・酒井凌大・ゴーチェ ロヴィック（有明高専）  CAS2020-54 ICTSSL2020-39 |
|
| 抄録 | （和） | 近年，多くのグローバル企業が自動運転や自動音声言語認識などのAI や機械学習の分野にFPGAの適用が試みられている．本研究ではAI関連でのFPGAアプリケーションの設計に柔軟性の高い新しいハードウェア記述言語であるHDLRubyの利用を提案する．HDLRubyはオブジェクト指向プログラミング，ジェネリック，メタプログラミング，リフレクションなどのハーウェア設計のために独自の新しいパラダイムを統合し，Ruby のフレームワークとして設計されている．この特性を活かすことで，ニューラルネットワークの一つの形態である長・短期記憶が，ジェネリックパラメータを用いて扱いやすく実装可能と考え，検討を行った． |
| （英） | In the recent years, many global companies have attempted to use FPGA for implementing applications in the field of AI such as automatic driving systems and automatic spoken language recognition. In this paper we propose to use HDLRuby, a new hardware description language with high flexibility for designing AI-related FPGA applications. HDLRuby integrates paradigms original for hardware design including object-oriented programming, generic programming, meta programming and reflection, and is designed as a part of the Ruby framework. In this study, we take advantage of these features to implement a long short-term memory neural network, whose architecture is tailored through a limited number of parameters. | |
| キーワード | （和） | FPGA / Ruby / HDLRuby / ニューラルネットワーク / 長・短期記憶 / / / |
| （英） | FPGA / Ruby / HDLRuby / Neural Networks / LSTM / / / | |
| 文献情報 | 信学技報, vol. 120, no. 346, CAS2020-54, pp. 85-90, 2021年1月. | |
| 資料番号 | CAS2020-54 | |
| 発行日 | 2021-01-21 (CAS, ICTSSL) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CAS2020-54 ICTSSL2020-39 |
|
| 研究会情報 | |
| 研究会 | CAS ICTSSL |
| 開催期間 | 2021-01-28 - 2021-01-29 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | 学生セッション，一般 |
| テーマ（英） | Students session, General session |
| 講演論文情報の詳細 | |
| 申込み研究会 | CAS |
| 会議コード | 2021-01-CAS-ICTSSL |
| 本文の言語 | 日本語 |
| タイトル（和） | HDLRubyによるハードウェアへの長・短期記憶の実装に関する検討 |
| サブタイトル（和） | |
| タイトル（英） | Study of a Hardware Implementation of a Long Short-Term Memory with HDLRuby |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | Ruby / Ruby |
| キーワード(3)（和/英） | HDLRuby / HDLRuby |
| キーワード(4)（和/英） | ニューラルネットワーク / Neural Networks |
| キーワード(5)（和/英） | 長・短期記憶 / LSTM |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 前原 祐生 / Yuki Maehara / マエハラ ユウキ |
| 第1著者 所属（和/英） | 有明工業高等専門学校 (略称： 有明高専) National Institute of Technology, Ariake College (略称： NITAC) |
| 第2著者 氏名（和/英/ヨミ） | 酒井 凌大 / Ryota Sakai / サカイ リョウタ |
| 第2著者 所属（和/英） | 有明工業高等専門学校 (略称： 有明高専) National Institute of Technology, Ariake College (略称： NITAC) |
| 第3著者 氏名（和/英/ヨミ） | ゴーチェ ロヴィック / Lovic Gauthier / ゴーチェ ロヴィック |
| 第3著者 所属（和/英） | 有明工業高等専門学校 (略称： 有明高専) National Institute of Technology, Ariake College (略称： NITAC) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-01-28 17:35:00 |
| 発表時間 | 20分 |
| 申込先研究会 | CAS |
| 資料番号 | CAS2020-54, ICTSSL2020-39 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | no.346(CAS), no.347(ICTSSL) |
| ページ範囲 | pp.85-90 |
| ページ数 | 6 |
| 発行日 | 2021-01-21 (CAS, ICTSSL) |
[研究会発表申込システムのトップページに戻る]