お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2021-01-28 17:15
Rubyを基にしたハードウェア記述言語“HDLRuby”によるニューラルネットワークのハードウェア実装に関する検討
酒井凌大前原祐生ゴーチェ ロヴィック有明高専CAS2020-53 ICTSSL2020-38
抄録 (和) 近年,ニューラルネットワークアクセラレータとして,CPUやGPUベースの実装と比較してレイテンシや消費電力あたりの性能が優れているFPGAが注目されている.FPGAにニューラルネットワークを実装する方法として高位合成やハードウェア記述言語によるレジスタ転送レベルでの実装が挙げられるが,本研究では,新たにHDLRubyを用いた.HDLRubyは従来のハードウェア記述言語に搭載されていないソフトウェアのパラダイムを搭載しており,非常に高い柔軟性を持つ.この特性を活用し,各層の活性化関数や各層のニューロン数,層数などを任意に変更できるモジュールの実装方法を検討した.そして,検討した手法を基にモジュールを実装し,HDLRubyコードとコンパイラで生成されたVerilog HDLコードでシミュレーションを行った結果,ともに推論の動作が確認できた.さらに,生成されたVerilog HDLコードが元のコードの数倍の長さになることがわかった. 
(英) In the recent years, FPGAs have been attracting attention as neural network accelerators for their superior performance in terms of latency and power consumption compared to CPU-and GPU-based implementations. In this study we used HDLRuby, a hardware description language including SW paradigms not available in equivalent languages. They make this language very flexible, and we took advantage of these features to freely set the number of layers and for each layer, their activation function, their number of neurons. We implemented the moduleusing the above method, simulatedit using the HDLRuby code and the Verilog HDL code. The Verilog HDLcode provesto be several times longer than the original code.
キーワード (和) FPGA / HDLRuby / Ruby / ニューラルネットワーク / / / /  
(英) FPGA / HDLRuby / Ruby / Neural Networks / / / /  
文献情報 信学技報, vol. 120, no. 346, CAS2020-53, pp. 79-84, 2021年1月.
資料番号 CAS2020-53 
発行日 2021-01-21 (CAS, ICTSSL) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CAS2020-53 ICTSSL2020-38

研究会情報
研究会 CAS ICTSSL  
開催期間 2021-01-28 - 2021-01-29 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) 学生セッション,一般 
テーマ(英) Students session, General session 
講演論文情報の詳細
申込み研究会 CAS 
会議コード 2021-01-CAS-ICTSSL 
本文の言語 日本語 
タイトル(和) Rubyを基にしたハードウェア記述言語“HDLRuby”によるニューラルネットワークのハードウェア実装に関する検討 
サブタイトル(和)  
タイトル(英) A Hardware Implementation of Neural Networks using HDLRuby, a Ruby-based Hardware Description Language 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) HDLRuby / HDLRuby  
キーワード(3)(和/英) Ruby / Ruby  
キーワード(4)(和/英) ニューラルネットワーク / Neural Networks  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 酒井 凌大 / Ryota Sakai / サカイ リョウタ
第1著者 所属(和/英) 有明工業高等専門学校 (略称: 有明高専)
National Institute of Technology, Ariake College (略称: NITAC)
第2著者 氏名(和/英/ヨミ) 前原 祐生 / Yuki Maehara / マエハラ ユウキ
第2著者 所属(和/英) 有明工業高等専門学校 (略称: 有明高専)
National Institute of Technology, Ariake College (略称: NITAC)
第3著者 氏名(和/英/ヨミ) ゴーチェ ロヴィック / Lovic Gauthier / ゴーチェ ロヴィック
第3著者 所属(和/英) 有明工業高等専門学校 (略称: 有明高専)
National Institute of Technology, Ariake College (略称: NITAC)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2021-01-28 17:15:00 
発表時間 20分 
申込先研究会 CAS 
資料番号 CAS2020-53, ICTSSL2020-38 
巻番号(vol) vol.120 
号番号(no) no.346(CAS), no.347(ICTSSL) 
ページ範囲 pp.79-84 
ページ数
発行日 2021-01-21 (CAS, ICTSSL) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会