お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2021-02-05 14:00
RTLハードウェア要素のテストスケジューリング情報を用いた多重目標故障テスト生成法
浅見竜輝細川利典山崎紘史日大)・吉村正義京都産大)・新井雅之日大DC2020-74
抄録 (和) 近年,大規模集積回路のテストコスト増大伴い,テストパターン数削減のためのテスト並列化手法が提案されている.従来手法ではコントローラ中の無効状態の状態遷移に対してハードウェアの並列テストが可能な制御信号を設計することにより,レジスタ転送レベル(RTL)におけるハードウェア要素の並列テストを実現した.しかしながら,一般的な自動テストパターン生成ツールが並列テストを考慮するとは限らず,テストパターン数の削減効果はRTLでの見積り値と比較して高くない.本論文ではテストパターン数をさらに削減するために,並列テストを考慮したRTLハードウェア要素のテストスケジューリング情報を用いた多重目標故障テスト生成法を提案する.実験結果は,RTLテストスケジューリング情報を用いないテスト生成と比較して本提案手法はテストパターン数を2~20%削減することができたことを示す. 
(英) In recent years, since the test cost for large-scale integrated circuits has increased, design-for-testability methods for concurrent testing to reduce the number of test patterns have been proposed. In the conventional methods, concurrent testing for the hardware element at register transfer level (RTL) is realized by designing the control signal that enables concurrent testing for RTL hardware elements on state transitions of invalid states in controllers. However, general automatic test pattern generation tools do not always consider concurrent testing, and the effect for reduction of the number of test patterns is not high compared to the estimated value at RTL. In this paper, to further reduce the number of test patterns, we propose a multiple target test generation method using test scheduling information of RTL hardware elements that considers concurrent testing. Experimental results show that the proposed method could reduce the number of test patterns by 2 to 20% compared to test generation without RTL test scheduling information.
キーワード (和) 多重目標故障テスト生成 / 並列テスト / テスト圧縮 / Partial MaxSAT / / / /  
(英) Multiple target test generation / parallel test / test compaction / Partial MaxSAT / / / /  
文献情報 信学技報, vol. 120, no. 358, DC2020-74, pp. 30-35, 2021年2月.
資料番号 DC2020-74 
発行日 2021-01-29 (DC) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード DC2020-74

研究会情報
研究会 DC  
開催期間 2021-02-05 - 2021-02-05 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) VLSI設計とテストおよび一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 DC 
会議コード 2021-02-DC 
本文の言語 日本語 
タイトル(和) RTLハードウェア要素のテストスケジューリング情報を用いた多重目標故障テスト生成法 
サブタイトル(和)  
タイトル(英) Multiple Target Test Generation Method using Test Scheduling Information of RTL Hardware Elements 
サブタイトル(英)  
キーワード(1)(和/英) 多重目標故障テスト生成 / Multiple target test generation  
キーワード(2)(和/英) 並列テスト / parallel test  
キーワード(3)(和/英) テスト圧縮 / test compaction  
キーワード(4)(和/英) Partial MaxSAT / Partial MaxSAT  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 浅見 竜輝 / Ryuki Asami / アサミ リュウキ
第1著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ)
第2著者 氏名(和/英/ヨミ) 細川 利典 / Toshinori Hosokawa / ホソカワ トシノリ
第2著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ)
第3著者 氏名(和/英/ヨミ) 山崎 紘史 / Hiroshi Yamazaki / ヤマザキ ヒロシ
第3著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ)
第4著者 氏名(和/英/ヨミ) 吉村 正義 / Masayoshi Yoshimura / ヨシムラ マサヨシ
第4著者 所属(和/英) 京都産業大学 (略称: 京都産大)
Kyoto Sangyo University (略称: Kyoto Sangyo Univ)
第5著者 氏名(和/英/ヨミ) 新井 雅之 / Masayuki Arai / アライ マサユキ
第5著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2021-02-05 14:00:00 
発表時間 25分 
申込先研究会 DC 
資料番号 DC2020-74 
巻番号(vol) vol.120 
号番号(no) no.358 
ページ範囲 pp.30-35 
ページ数
発行日 2021-01-29 (DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会