| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-02-05 16:40 ［招待講演］3D冗長とWafer-on-Wafer(WOW) テクノロジを用いたBumpless-Build-Cube(BBCube) ○菅谷慎二・中條徳男・作井康司・良尊弘幸・中村友二・大場隆之（東工大）  SDM2020-61 |
|
| 抄録 | （和） | 縦方向にメモリブロックを入れ替える”3Ｄ冗長”のアプリケーションとしてBBCubeへの応用を示す．既存のknown-good-die (KGD)を積層する方法より生産性が高くなり，ウェハ形態での製造が可能であることが示される．High-bandwidth-memory (HBM)の構造よりエネルギー効率と熱伝導性が高いことが示される．これらはWOWテクノロジの，シリコン極薄化技術，バンプレス構造と，高密度through-silicon-vias (TSVs)によるBBCubeの広帯域性によるものであり，3D冗長で実現をサポートするものである． |
| （英） | An application of vertically replaceable memory block architecture scheme hereinafter referred to as “3D redundancy” for BBCube is presented. BBCube is a high parallelism stacked dynamic random access memory (DRAM) system. Productivity of better than current known good die (KGD) stacking process will be shown, which leads to conclude that wafer level fabrication is possible. Superior energy efficiency and heat conductance to the conventional high bandwidth memory (HBM) structure will be shown, which has been resulted from lower TSV impedance and heat resistance by ultra-thinning technique of silicon, and bumpless feature, combined with higher parallelism by denser through silicon vias (TSVs) of WOW technology and BBCube. |
|
| キーワード | （和） | wafer-on-wafer / DRAM / 3D integration / 3D redundancy / / / / |
| （英） | / / / / / / / | |
| 文献情報 | 信学技報, vol. 120, no. 359, SDM2020-61, pp. 27-32, 2021年2月. | |
| 資料番号 | SDM2020-61 | |
| 発行日 | 2021-01-29 (SDM) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2020-61 |
|
| 研究会情報 | |
| 研究会 | SDM |
| 開催期間 | 2021-02-05 - 2021-02-05 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | 配線・実装技術と関連材料技術 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2021-02-SDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 3D冗長とWafer-on-Wafer(WOW) テクノロジを用いたBumpless-Build-Cube(BBCube) |
| サブタイトル（和） | |
| タイトル（英） | Bumpless Build Cube (BBCube) using Wafer-on-Wafer (WOW) Technology with 3D Redundancy Scheme |
| サブタイトル（英） | |
| キーワード(1)（和/英） | wafer-on-wafer / |
| キーワード(2)（和/英） | DRAM / |
| キーワード(3)（和/英） | 3D integration / |
| キーワード(4)（和/英） | 3D redundancy / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 菅谷 慎二 / Shinji Sugatani / スガタニ シンジ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Titech) |
| 第2著者 氏名（和/英/ヨミ） | 中條 徳男 / Norio Chujo / チュウジョウ ノリオ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Titech) |
| 第3著者 氏名（和/英/ヨミ） | 作井 康司 / Koji Sakui / サクイ コウジ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Titech) |
| 第4著者 氏名（和/英/ヨミ） | 良尊 弘幸 / Hiroyuki Ryoson / リョウソン ヒロユキ |
| 第4著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Titech) |
| 第5著者 氏名（和/英/ヨミ） | 中村 友二 / Tomoji Nakamura / ナカムラ トモジ |
| 第5著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Titech) |
| 第6著者 氏名（和/英/ヨミ） | 大場 隆之 / Takayuki Ohba / オオバ タカユキ |
| 第6著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Titech) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-02-05 16:40:00 |
| 発表時間 | 40分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2020-61 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | no.359 |
| ページ範囲 | pp.27-32 |
| ページ数 | 6 |
| 発行日 | 2021-01-29 (SDM) |
[研究会発表申込システムのトップページに戻る]