| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-03-03 13:25 ［記念講演］Mode-wise Voltage-scalable Design with Activation-aware Slack Assignment for Energy Minimization ○TaiYu Cheng（Osaka Univ.）・Yutaka Masuda（Nagoya Univ.）・Jun Nagayama・Yoichi Momiyama（Socionext Inc.）・Jun Chen・Masanori Hashimoto（Osaka Univ.）  VLD2020-72 HWS2020-47 |
|
| 抄録 | （和） | (まだ登録されていません) |
| （英） | This paper proposes a design optimization methodology that can achieve a mode-wise voltage scalable (MWVS) design with applying the activation-aware slack assignment (ASA). Originally, ASA allocates the timing margin of critical paths with a stochastic treatment of timing errors, which limits its application. Instead, this work employs ASA with guaranteeing no timing errors. The MWVS design is formulated as an optimization problem that minimizes the overall power consumption considering each mode duration, achievable voltage reduction, and accompanied circuit overhead explicitly, and explores the solution space with the downhill simplex algorithm that does not require numerical derivation. For obtaining a solution, i.e., a design, in the optimization process, we exploit the multi-corner multi-mode design flow in a commercial tool for performing mode-wise ASA with sets of false paths dedicated to individual modes. Experimental results based on RISC-V design show that the proposed methodology saves 20% more power compared to the conventional voltage scaling approach and attains 15% gain from the single-mode ASA. Also, the cycle-by-cycle fine-grained false path identification reduced leakage power by 42%. | |
| キーワード | （和） | / / / / / / / |
| （英） | mode-wise voltage-scaling / activation -aware slack assignment / multi-corner multi-mode / downhill simplex method / / / / | |
| 文献情報 | 信学技報, vol. 120, no. 400, VLD2020-72, pp. 30-30, 2021年3月. | |
| 資料番号 | VLD2020-72 | |
| 発行日 | 2021-02-24 (VLD, HWS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2020-72 HWS2020-47 |
|
| 研究会情報 | |
| 研究会 | HWS VLD |
| 開催期間 | 2021-03-03 - 2021-03-04 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2021-03-HWS-VLD |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Mode-wise Voltage-scalable Design with Activation-aware Slack Assignment for Energy Minimization |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / mode-wise voltage-scaling |
| キーワード(2)（和/英） | / activation -aware slack assignment |
| キーワード(3)（和/英） | / multi-corner multi-mode |
| キーワード(4)（和/英） | / downhill simplex method |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | テー タイウ / TaiYu Cheng / テー タイウ |
| 第1著者 所属（和/英） | 大阪大學 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 増田 豊 / Yutaka Masuda / |
| 第2著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 長山 準 / Jun Nagayama / |
| 第3著者 所属（和/英） | ソシオネクスト (略称： ソシオネクスト) Socionext Inc. (略称： Socionext Inc.) |
| 第4著者 氏名（和/英/ヨミ） | 籾山 陽一 / Yoichi Momiyama / |
| 第4著者 所属（和/英） | ソシオネクスト (略称： ソシオネクスト) Socionext Inc. (略称： Socionext Inc.) |
| 第5著者 氏名（和/英/ヨミ） | ジュン チェン / Jun Chen / ジュン チェン |
| 第5著者 所属（和/英） | 大阪大學 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 橋本 昌宜 / Masanori Hashimoto / |
| 第6著者 所属（和/英） | 大阪大學 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-03-03 13:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2020-72, HWS2020-47 |
| 巻番号（vol） | vol.120 |
| 号番号（no） | no.400(VLD), no.401(HWS) |
| ページ範囲 | p.30 |
| ページ数 | 1 |
| 発行日 | 2021-02-24 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]