お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2021-06-09 13:00
[招待講演]シミュレーテッド分岐アルゴリズムのFPGAアクセラレータによるリアルタイムシステムにおける大規模組合せ最適化
辰村光介東芝RECONF2021-11
抄録 (和) 組合せ最適化は,計算機科学におけるNP困難問題として知られる一方,経済的に重要な問題である.多くの実用の組合せ最適化がイジングスピンモデルの基底状態探索問題に変換できる.シミュレーテッド分岐は,イジング問題を解く疑似量子アルゴリズムである.シミュレーテッド分岐は高い計算並列度を有すため,並列計算処理によってイジング問題を高速に解く機会を与える.本稿では,シミュレーテッド分岐の高性能なFPGAアクセラレータの設計・実装と,刻々と変化する状況に対して最適な応答をするリアルタイムシステムへ向けたその応用について解説する.加えて,シミュレーテッド分岐に基づく全結合イジングマシンについて,複数のFPGAを接続することで計算機サイズと計算スループットを増大することを可能とするスケールアウトアーキテクチャについて述べる. 
(英) Combinatorial optimization problems are economically valuable but computationally hard to solve. Many practical combinatorial optimizations can be converted to the ground-state search problems of Ising spin models. Simulated bifurcation (SB) is a quantum-inspired algorithm to solve these Ising problems. One of the remarkable features of SB is the high-degree parallelism, providing an opportunity for quickly solving those problems by massively parallel processing. In this article, we review our recent works on the design and implementation of high-performance FPGA-based accelerators for SB and their applications toward innovative real-time systems that make optimal responses to ever-changing situations. Also, we show a scale-out architecture for SB-based Ising machines with all-to-all spin-spin couplings that allows continued scaling of both machine size and computational throughput by connecting multiple chips.
キーワード (和) 組合せ最適化 / イジングマシン / 疑似量子 / シミュレーテッド分岐 / FPGA / / /  
(英) combinatorial optimization / Ising machine / quantum-inspired / simulated bifurcation / FPGA / / /  
文献情報 信学技報, vol. 121, no. 59, RECONF2021-11, pp. 56-61, 2021年6月.
資料番号 RECONF2021-11 
発行日 2021-06-01 (RECONF) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
査読に
ついて
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります.
PDFダウンロード RECONF2021-11

研究会情報
研究会 RECONF  
開催期間 2021-06-08 - 2021-06-09 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) リコンフィギャラブルシステム,一般 
テーマ(英) Reconfigurable system, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2021-06-RECONF 
本文の言語 日本語 
タイトル(和) シミュレーテッド分岐アルゴリズムのFPGAアクセラレータによるリアルタイムシステムにおける大規模組合せ最適化 
サブタイトル(和)  
タイトル(英) Large-scale combinatorial optimization in real-time systems by FPGA-based accelerators for simulated bifurcation 
サブタイトル(英)  
キーワード(1)(和/英) 組合せ最適化 / combinatorial optimization  
キーワード(2)(和/英) イジングマシン / Ising machine  
キーワード(3)(和/英) 疑似量子 / quantum-inspired  
キーワード(4)(和/英) シミュレーテッド分岐 / simulated bifurcation  
キーワード(5)(和/英) FPGA / FPGA  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 辰村 光介 / Kosuke Tatsumura / タツムラ コウスケ
第1著者 所属(和/英) 株式会社東芝 (略称: 東芝)
TOSHIBA CORPORATION (略称: TOSHIBA)
第2著者 氏名(和/英/ヨミ) / /
第2著者 所属(和/英) (略称: )
(略称: )
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2021-06-09 13:00:00 
発表時間 50分 
申込先研究会 RECONF 
資料番号 RECONF2021-11 
巻番号(vol) vol.121 
号番号(no) no.59 
ページ範囲 pp.56-61 
ページ数
発行日 2021-06-01 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会