講演抄録/キーワード |
講演名 |
2021-06-09 16:10
FPGAクラスタのためのSYCLインターフェースの開発とCPU-FPGA連携の評価 ○金子哲士・滝沢寛之(東北大)・佐野健太郎(理研) RECONF2021-15 |
抄録 |
(和) |
本研究では,理化学研究所計算科学研究センターで開発されている AFU Shell のための抽象化ソフトウェア層として,SYCL インターフェースを実装する.これにより,HPC プログラマが物理的なハードウェア構成を考慮することなく,複数の FPGA デバイスを 1 つの大きなアクセラレータとして扱うことのできる環境の開発を目指している.本論文では,提案するプログラミング環境,および実装の概要を説明し,提案環境を用いて記述した並列計算の性能を評価する.さらに,FPGA 同士を接続した通信網を用いた場合の性能向上についても議論する. |
(英) |
In this work, we develop a SYCL implementation as an abstraction layer for AFU Shell developed at RIKEN Center for Computational Science. The final goal of developing the abstraction layer is to allow HPC programmers to use multiple FPGA devices as one big accelerators for parallel computing without considering the physical hardware configuration. In this paper, we will describe the proposed programming environment and implementation, evaluate the performance, and discuss the expected performance gain by using the interconnect network directly connecting FPGA devices. |
キーワード |
(和) |
FPGA / SYCL / タスク並列 / / / / / |
(英) |
FPGA / SYCL / task-based / / / / / |
文献情報 |
信学技報, vol. 121, no. 59, RECONF2021-15, pp. 80-86, 2021年6月. |
資料番号 |
RECONF2021-15 |
発行日 |
2021-06-01 (RECONF) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
査読に ついて |
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります. |
PDFダウンロード |
RECONF2021-15 |