お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 参加費の返金について
お知らせ NEW 研究会システム不具合解消のお知らせ
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2021-08-06 15:00
フィードバックパスを伴う単一磁束量子回路の高スループット・低レイテンシ化
加島亮太長岡一起中埜智貴田中雅光山下太郎藤巻 朗名大SCE2021-5 エレソ技報アーカイブへのリンク:SCE2021-5
抄録 (和) 高速動作性や低消費電力性に優れる単一磁束量子回路を用いたマイクロプロセッサでは,ビットパラレル処理の導入により高スループット化が図られている.その要素回路となるデータパスのようにフィードバックパスを伴う回路では,コンカレントフロー方式とカウンターフロー方式のクロッキング方式を併用し,レジスタファイルのパイプラインを深くすることが,高周波動作のためのタイミング制約を満たし,高スループット化に有効であるが,レイテンシが増大する問題がある.本稿では,データパスにインターリーブ方式のレジスタを用いる手法を提案する.この手法では,レジスタファイルの動作周波数をALUに対して半減することで必要なパイプライン段数を削減し,高周波動作を目標として設計する場合のレイテンシを抑制できる.本手法を用いて4ビットのデータパスを50 GHz動作を目標として設計した結果,パイプライン段数とレイテンシをそれぞれ,25段,220 ps削減することができた.チップの試作と評価を行い,50 GHz程度までの正常動作を確認した. 
(英) We have introduced bit-parallel processing into high-speed, low-power microprocessors based on single-flux-quantum circuits for achieving high throughput. The datapath, which is the component circuit of the microprocessor, includes several feedback paths. We used concurrent-flow clocking and counter-flow clocking in combination and increased the number of pipeline stages in the register file to satisfy the timing constraint in the datapath at high-frequency operation; however, it leads to an increase in the latency. In this paper, we proposed to utilize interleaved registers in the datapath. In this approach, the operating frequency in the register file becomes half of that in the ALU. It reduces the number of pipeline stages in the register file and the latency at high-frequency operation. We designed a 4-bit datapath using the proposed approach targeting 50 GHz operation. Compared to the datapath without that approach, the total number of pipeline stages and the latency decreased by twenty-five stages and 220 ps, respectively. We obtained correct operations of the fabricated datapath up to around 50 GHz.
キーワード (和) 単一磁束量子回路 / ビットパラレル処理 / データパス / 高スループット / 低レイテンシ / / /  
(英) Single-flux-quantum circuits / Bit-parallel processing / Datapath / High-throughput / Low-latency / / /  
文献情報 信学技報, vol. 121, no. 137, SCE2021-5, pp. 19-24, 2021年8月.
資料番号 SCE2021-5 
発行日 2021-07-30 (SCE) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード SCE2021-5 エレソ技報アーカイブへのリンク:SCE2021-5

研究会情報
研究会 SCE  
開催期間 2021-08-06 - 2021-08-06 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) 超伝導エレクトロニクス一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 SCE 
会議コード 2021-08-SCE 
本文の言語 日本語 
タイトル(和) フィードバックパスを伴う単一磁束量子回路の高スループット・低レイテンシ化 
サブタイトル(和)  
タイトル(英) High-Throughput Low-Latency Single-Flux-Quantum Circuits with Feedback Path 
サブタイトル(英)  
キーワード(1)(和/英) 単一磁束量子回路 / Single-flux-quantum circuits  
キーワード(2)(和/英) ビットパラレル処理 / Bit-parallel processing  
キーワード(3)(和/英) データパス / Datapath  
キーワード(4)(和/英) 高スループット / High-throughput  
キーワード(5)(和/英) 低レイテンシ / Low-latency  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 加島 亮太 / Ryota Kashima / カシマ リョウタ
第1著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第2著者 氏名(和/英/ヨミ) 長岡 一起 / Ikki Nagaoka / ナガオカ イッキ
第2著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第3著者 氏名(和/英/ヨミ) 中埜 智貴 / Tomoki Nakano / ナカノ トモキ
第3著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第4著者 氏名(和/英/ヨミ) 田中 雅光 / Masamitsu Tanaka / タナカ マサミツ
第4著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第5著者 氏名(和/英/ヨミ) 山下 太郎 / Taro Yamashita / ヤマシタ タロウ
第5著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第6著者 氏名(和/英/ヨミ) 藤巻 朗 / Akira Fujimaki / フジマキ アキラ
第6著者 所属(和/英) 名古屋大学 (略称: 名大)
Nagoya University (略称: Nagoya Univ.)
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2021-08-06 15:00:00 
発表時間 25分 
申込先研究会 SCE 
資料番号 SCE2021-5 
巻番号(vol) vol.121 
号番号(no) no.137 
ページ範囲 pp.19-24 
ページ数
発行日 2021-07-30 (SCE) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会