| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-10-11 10:00 広帯域外部メモリ搭載型FPGAを用いたSpMVの高速計算に関する考察 ○柳澤良輔・金澤健治・安永守利（筑波大）  CPSY2021-12 DC2021-12 |
|
| 抄録 | （和） | 疎行列・ベクトル積(Sparse Matrix-Vector Multiplication: SpMV) は，計算科学における多くのアプリケーションにおいて多用される重要な演算である．本稿では，外部メモリとしてHBM (High Bandwidth Memory) を搭載するFPGA を用いたSpMV の高速計算手法について述べる．本手法では，従来手法において行列の非ゼロ要素とベクトル成分との対応付けに用いられているNetwork-on-Chip 回路の小型化を行い，従来よりも少ないハードウェアリソースで，より高い理論ピーク性能を実現した．本稿では，幾つかのベンチマークを用いた性能評価の結果を示し，更に，本手法で実現可能な並列度の上限と，そのとき期待される性能について議論する． |
| （英） | Sparse Matrix-Vector Multiplication (SpMV) is a fundamental operation that appears in various computer science applications. In this article, we describe an implemenation of SpMV accelerator on FPGA with High Bandwidth Memories (HBM). We leveraged higher throughput in SpMV calculation with less hardware resources by designing a small-scale Network-on-Chip circuits for associating non-zeros in a given sparse matrix with vector elements. We show the evaluation results of our implementation and then discuss the possible maximum performance gain by our proposed approach. | |
| キーワード | （和） | 疎行列・ベクトル積 / SpMV / FPGA / / / / / |
| （英） | SpMV / FPGA / / / / / / | |
| 文献情報 | 信学技報, vol. 121, no. 194, CPSY2021-12, pp. 1-6, 2021年10月. | |
| 資料番号 | CPSY2021-12 | |
| 発行日 | 2021-10-04 (CPSY, DC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2021-12 DC2021-12 |
|
| 研究会情報 | |
| 研究会 | DC CPSY IPSJ-ARC |
| 開催期間 | 2021-10-11 - 2021-10-12 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | HotSPA2021: アーキテクチャ，コンピュータシステム，ディペンダブルコンピューティングおよび一般 |
| テーマ（英） | Architecture, Computer Systems, Dependable Computing, etc. (HotSPA202１) |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2021-10-DC-CPSY-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 広帯域外部メモリ搭載型FPGAを用いたSpMVの高速計算に関する考察 |
| サブタイトル（和） | |
| タイトル（英） | A Study for Accelerating SpMV Using FPGA with High Bandwidth Memory |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 疎行列・ベクトル積 / SpMV |
| キーワード(2)（和/英） | SpMV / FPGA |
| キーワード(3)（和/英） | FPGA / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 柳澤 良輔 / Ryosuke Yanagisawa / ヤナギサ ワリョウスケ |
| 第1著者 所属（和/英） | 筑波大学 (略称： 筑波大) University oF Tsukuba (略称： University of Tsukuba) |
| 第2著者 氏名（和/英/ヨミ） | 金澤 健治 / Kenji Kanazawa / カナザワ ケンジ |
| 第2著者 所属（和/英） | 筑波大学システム情報系 (略称： 筑波大) Faculty of Engineering, Information and Systems (略称： University of Tsukuba) |
| 第3著者 氏名（和/英/ヨミ） | 安永 守利 / Moritoshi Yasunaga / ヤスナガ モリトシ |
| 第3著者 所属（和/英） | 筑波大学システム情報系 (略称： 筑波大) Faculty of Engineering, Information and Systems (略称： University of Tsukuba) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-10-11 10:00:00 |
| 発表時間 | 30分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2021-12, DC2021-12 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | no.194(CPSY), no.195(DC) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2021-10-04 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]