| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-12-01 10:10 データアウェア・ストア機能を持つMTJベース不揮発性SRAM回路の提案と評価 ○宮内陽里・宇佐美公良（芝浦工大）  VLD2021-19 ICD2021-29 DC2021-25 RECONF2021-27 エレソ技報アーカイブへのリンク：ICD2021-29 |
|
| 抄録 | （和） | 近年、LSIのリーク電力の増大が問題となっており、その削減手法の1つに、磁気トンネル接合(MTJ：Magnetic Tunnel Junction)素子を利用した不揮発性パワーゲーティング(NVPG：Non Volatile Power Gating)がある。NVPGでは、SRAMのような揮発性の記憶回路をMTJによって不揮発化することで、PGによってデータが保持出来ない問題を解決している。しかし、MTJは書き込みエネルギーが大きいという問題がある。そのため、本研究では、現在書き込まれている値と同値であればMTJへの書き込みをスキップする機能（DAS : Data Aware Store）を備えることにより、低消費エネルギーを実現するSRAMを提案し、65nmプロセスでのシミュレーション評価を行った。 |
| （英） | In recent years, the increase of leakage power in LSIs has become a problem, and one of the methods to reduce the leakage power is Non-Volatile Power Gating (NVPG) using Magnetic Tunnel Junction (MTJ) devices. In NVPG, volatile storage circuits such as SRAM are made non-volatile by MTJ, thereby solving the problem of data retention by PG. However, MTJ has a problem of high write energy. In this study, we proposed an SRAM with low energy consumption by equipping it with a function that skips writing to MTJ if the value is the same as the currently written value (DAS: Data Aware Store), and conducted simulation evaluation in a 65nm process. | |
| キーワード | （和） | SRAM / パワーゲーティング / MTJ / / / / / |
| （英） | SRAM / Power-Gating / MTJ / / / / / | |
| 文献情報 | 信学技報, vol. 121, no. 277, VLD2021-19, pp. 13-18, 2021年12月. | |
| 資料番号 | VLD2021-19 | |
| 発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2021-19 ICD2021-29 DC2021-25 RECONF2021-27 エレソ技報アーカイブへのリンク：ICD2021-29 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2021-12-01 - 2021-12-02 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | デザインガイア2021 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2021 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2021-12-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | データアウェア・ストア機能を持つMTJベース不揮発性SRAM回路の提案と評価 |
| サブタイトル（和） | |
| タイトル（英） | MTJ-based non-volatile SRAM circuit with data-aware store control for energy saving |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SRAM / SRAM |
| キーワード(2)（和/英） | パワーゲーティング / Power-Gating |
| キーワード(3)（和/英） | MTJ / MTJ |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 宮内 陽里 / Hisato Miyauchi / |
| 第1著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： SIT) |
| 第2著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / |
| 第2著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： SIT) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-12-01 10:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2021-19, ICD2021-29, DC2021-25, RECONF2021-27 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | no.277(VLD), no.278(ICD), no.279(DC), no.280(RECONF) |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]