| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2021-12-01 10:10 シストリックアレイによる多層パーセプトロンの学習アクセラレータについて ○妹尾豪士・神宮司明良・倉持亮佑・中原啓貴（東工大）  VLD2021-23 ICD2021-33 DC2021-29 RECONF2021-31 |
|
| 抄録 | （和） | ニューラルネットワークは多様な用途で用いられ, ネットワークの攻撃検知のような高速な学習を必要とする需要がある. 誤差逆伝搬による学習をハードウェアで高速化するとき, 誤差逆伝搬でパラメータを更新する計算の依存関係により並列処理が困難である. 学習の推論と誤差逆伝搬を同時に計算できるデータフローアーキテクチャを実現するために, パラメータ更新を遅延させても多層パーセプトロンが正常に学習できることを示した. このハードウェアをXilinx Alveo U50に実装し, Intel Core i9 CPUと比較して3倍高速で11.5倍優れた電力効率を実現しており, またNVIDIA RTX 3090 GPUと比較して2.5倍高速で21.4倍優れた電力効率であることを示した. |
| （英） | Neural networks are being used in various applications, and the demand for fast training with large amounts of data is emerging. For example, a network intrusion detection~(NID) system needs to be trained in a short period to detect attacks based on large amount of traffic logs. We propose a training accelerator as a systolic array on a Xilinx U50 Alveo FPGA card to solve this problem. We found that the accuracy is almost the same as conventional training even when the forward and backward paths are run simultaneously by delaying the weight update. Compared to the Intel Core i9 CPU and NVIDIA RTX 3090 GPU, it was three times faster than the CPU and 2.5 times faster than the GPU. The processing speed per power consumption was 11.5 times better than the CPU and 21.4 times better than the GPU. From these results, we can conclude that implementing a training accelerator on FPGAs as a systolic array can achieve high speed and high energy efficiency. |
|
| キーワード | （和） | ニューラルネットワーク / 多層パーセプトロン / 学習アクセラレータ / 機械学習 / 侵入検知システム / / / |
| （英） | neural network / multilayer perceptron / training accelerator / machine learning / intrusion detection system / / / | |
| 文献情報 | 信学技報, vol. 121, no. 280, RECONF2021-31, pp. 37-42, 2021年12月. | |
| 資料番号 | RECONF2021-31 | |
| 発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2021-23 ICD2021-33 DC2021-29 RECONF2021-31 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2021-12-01 - 2021-12-02 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | デザインガイア2021 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2021 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2021-12-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | シストリックアレイによる多層パーセプトロンの学習アクセラレータについて |
| サブタイトル（和） | |
| タイトル（英） | A Multilayer Perceptron Training Accelerator using Systolic Array |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ニューラルネットワーク / neural network |
| キーワード(2)（和/英） | 多層パーセプトロン / multilayer perceptron |
| キーワード(3)（和/英） | 学習アクセラレータ / training accelerator |
| キーワード(4)（和/英） | 機械学習 / machine learning |
| キーワード(5)（和/英） | 侵入検知システム / intrusion detection system |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 妹尾 豪士 / Takeshi Senoo / セノオ タケシ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Toyko Tech) |
| 第2著者 氏名（和/英/ヨミ） | 神宮司 明良 / Akira Jinguji / ジングウジ アキラ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Toyko Tech) |
| 第3著者 氏名（和/英/ヨミ） | 倉持 亮佑 / Ryosuke Kuramochi / クラモチ リョウスケ |
| 第3著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Toyko Tech) |
| 第4著者 氏名（和/英/ヨミ） | 中原 啓貴 / Hiroki Nakahara / ナカハラ ヒロキ |
| 第4著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Toyko Tech) |
| 講演者 | 第1著者 |
| 発表日時 | 2021-12-01 10:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2021-23, ICD2021-33, DC2021-29, RECONF2021-31 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | no.277(VLD), no.278(ICD), no.279(DC), no.280(RECONF) |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2021-11-24 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]