お知らせ 研究会の開催と会場に参加される皆様へのお願い(2022年6月開催~)
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2022-01-24 10:20
RTOS利用システムの汎用高位合成系を用いたフルハードウェア化
安堂拓也石井雄吾石浦菜岐佐関西学院大)・冨山宏之立命館大)・神原弘之京都高度技研VLD2021-51 CPSY2021-20 RECONF2021-59
抄録 (和) 本稿では, RTOS を用いたシステムのフルハードウェア実装を汎用的な高位合成システムによって行う手法を提案する. 六車らは, タスク/ハンドラおよび RTOS のカーネル機能を全てハードウェア化することによりリアルタイムシステムの応答性能を飛躍的に向上させる手法を提案しているが, 独自のバイナリ合成システムに依存しており, 汎用的な高位合成システムではタスクの実行制御や共有変数へのアクセスをそのまま合成することが困難であった. 本稿では, タスクの実行を実行/停止信号ではなく, タスクからのサービス要求の実行/保留により制御する方式と, メモリアクセスのラッパークラスを定義して最小限の書き換えで共有変数へのアクセスを可能にする方法により, 一般的な高位合成システムで RTOS 利用システムのフルハードウェア実装を可能にする. 本手法を TOPPERS/ASP3 カーネル付属サンプル sample1 を縮小したプログラムに適用した結果, Xilinx Vitis HLS を用いてハードウェアを合成することができた. また, これにより従来手法に比べて回路規模を大幅に削減することができた. 
(英) This article proposes a method for implementing a whole RTOS-based system as hardware using general-purpose high-level synthesizer. Muguruma has proposed a scheme where both all the tasks/handlers and all the RTOS functions are implemented as hardware. However, it assumes the use of a dedicated binary synthesizer, ACAP, where generated task modules have stall ports for suspending their execution and accesses to globally shared variables are realized as loads/stores using automatically generated addresses, which are not necessarily possible by general high-level synthesizers. This paper proposes a method where execution of tasks is controlled by allowing/disabling execution of service calls from the tasks, and code transformation using a wrapper class for shared variable accesses and functions within a function, to make general high-level synthesizers applicable to the full-hardware scheme. Based on the proposed methods, a hardware module for a reduced version of sample1 bundled with TOPPERS/ASP has been successfully implemented as hardware using Xilinx Vitis HLS, where the size of the resulting circuit was substantially smaller than that by the previous method.
キーワード (和) リアルタイムシステム / RTOS / システム合成 / ハードウェアアクセラレータ / TOPPERS/ASP3 / 高位合成 / /  
(英) Real-Time Systems / RTOS / System Synthesis / Hardware Accelerator / TOPPERS/ASP3 / High-Level Synthesis / /  
文献情報 信学技報, vol. 121, no. 342, VLD2021-51, pp. 13-18, 2022年1月.
資料番号 VLD2021-51 
発行日 2022-01-17 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685  Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2021-51 CPSY2021-20 RECONF2021-59

研究会情報
研究会 RECONF VLD CPSY IPSJ-ARC IPSJ-SLDM  
開催期間 2022-01-24 - 2022-01-25 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) FPGA 応用および一般 
テーマ(英) FPGA Applications, etc. 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2022-01-RECONF-VLD-CPSY-ARC-SLDM 
本文の言語 日本語 
タイトル(和) RTOS利用システムの汎用高位合成系を用いたフルハードウェア化 
サブタイトル(和)  
タイトル(英) Full Hardware Implementation of RTOS-Based Systems Using General-Purpose High-Level Synthesizer 
サブタイトル(英)  
キーワード(1)(和/英) リアルタイムシステム / Real-Time Systems  
キーワード(2)(和/英) RTOS / RTOS  
キーワード(3)(和/英) システム合成 / System Synthesis  
キーワード(4)(和/英) ハードウェアアクセラレータ / Hardware Accelerator  
キーワード(5)(和/英) TOPPERS/ASP3 / TOPPERS/ASP3  
キーワード(6)(和/英) 高位合成 / High-Level Synthesis  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 安堂 拓也 / Takuya Ando / アンドウ タクヤ
第1著者 所属(和/英) 関西学院大学 (略称: 関西学院大)
Kwansei Gakuin University (略称: Kwansei Gakuin Univ.)
第2著者 氏名(和/英/ヨミ) 石井 雄吾 / Yugo Ishii / イシイ ユウゴ
第2著者 所属(和/英) 関西学院大学 (略称: 関西学院大)
Kwansei Gakuin University (略称: Kwansei Gakuin Univ.)
第3著者 氏名(和/英/ヨミ) 石浦 菜岐佐 / Nagisa Ishiura / イシウラ ナギサ
第3著者 所属(和/英) 関西学院大学 (略称: 関西学院大)
Kwansei Gakuin University (略称: Kwansei Gakuin Univ.)
第4著者 氏名(和/英/ヨミ) 冨山 宏之 / Hiroyuki Tomiyama / トミヤマ ヒロユキ
第4著者 所属(和/英) 立命館大学 (略称: 立命館大)
Ritsumeikan University (略称: Ritsumeikan Univ.)
第5著者 氏名(和/英/ヨミ) 神原 弘之 / Hiroyuki Kanbara / カンバラ ヒロユキ
第5著者 所属(和/英) 京都高度技術研究所 (略称: 京都高度技研)
Advanced Science, Technology & Management Research Institute of KYOTO (略称: ASTEM RI/KYOTO)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者
発表日時 2022-01-24 10:20:00 
発表時間 25 
申込先研究会 VLD 
資料番号 VLD2021-51, CPSY2021-20, RECONF2021-59 
巻番号(vol) 121 
号番号(no) no.342(VLD), no.343(CPSY), no.344(RECONF) 
ページ範囲 pp.13-18 
ページ数
発行日 2022-01-17 (VLD, CPSY, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会