| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-01-24 16:45 FPGAクラスタ向けCNN推論用アクセラレータの一検討 ○境 琳太郎・中原康宏（熊本大/理研）・佐野健太郎（理研）・飯田全広（熊本大/理研）  VLD2021-60 CPSY2021-29 RECONF2021-68 |
|
| 抄録 | （和） | 本研究ではFPGAクラスタ上でCNNの処理を高速化するCNNアクセラレータを提案する．FPGA毎に処理を分散，並列化することでCNNの推論処理をより高速化することを目的とする．本研究ではFPGAクラスタにおけるCNN推論性能の事前評価として，FPGA用CNNアクセラレータのアーキテクチャの単体性能評価，また複数FPGAでCNN処理を分割した場合のCNN処理性能の評価を行う．アーキテクチャは本研究室で開発された再構成性をもつAIチップReNAをもとに開発を行う．ReNAアーキテクチャをFPGAに最適化をした場合，最適化する前のものと比べてCNNの推論処理性能が64%向上した．また，複数FPGAでCNN処理を分割する方法によって，FPGAの個数が16個に増えても並列化効率を最大で90%に保てることがわかった． |
| （英） | In this study, we propose a CNN accelerator for FPGA clusters, which accelerates the CNN inference process by distributing and parallelizing it to each FPGA. As a preliminary evaluation of CNN inference performance in FPGA clusters, we evaluate the stand-alone performance of the architecture of the CNN accelerator for FPGAs, and also evaluate the performance when the CNN processing is divided among multiple FPGAs. This architecture is developed based on our previously proposed reconfigurable AI chip, ReNA. By optimizing this architecture for FPGAs, we found that the inference performance of FPGAs is improved: the CNN throughput increased by 64% compared to the pre-optimization level. By dividing CNN processing among multiple FPGAs, parallelization efficiency can be kept at a maximum of 90% even when the number of FPGAs increases to 16. | |
| キーワード | （和） | FPGA / CNN / / / / / / |
| （英） | FPGA / CNN / / / / / / | |
| 文献情報 | 信学技報, vol. 121, no. 344, RECONF2021-68, pp. 61-66, 2022年1月. | |
| 資料番号 | RECONF2021-68 | |
| 発行日 | 2022-01-17 (VLD, CPSY, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2021-60 CPSY2021-29 RECONF2021-68 |
|
| 研究会情報 | |
| 研究会 | RECONF VLD CPSY IPSJ-ARC IPSJ-SLDM |
| 開催期間 | 2022-01-24 - 2022-01-25 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2022-01-RECONF-VLD-CPSY-ARC-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAクラスタ向けCNN推論用アクセラレータの一検討 |
| サブタイトル（和） | |
| タイトル（英） | A study of an accelerator for CNN inference on FPGA clusters |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | CNN / CNN |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 境 琳太郎 / Rintaro Sakai / ナカハラ ヤスヒロ |
| 第1著者 所属（和/英） | 熊本大学/理化学研究所 計算科学研究センター (略称： 熊本大/理研) Kumamoto University/RIKEN Center for Computational Science (略称： Kumamoto Univ. /R-CSS) |
| 第2著者 氏名（和/英/ヨミ） | 中原 康宏 / Yasuhiro Nakahara / ナカハラ ヤスヒロ |
| 第2著者 所属（和/英） | 熊本大学/理化学研究所 計算科学研究センター (略称： 熊本大/理研) Kumamoto University/RIKEN Center for Computational Science (略称： Kumamoto Univ. /R-CCS) |
| 第3著者 氏名（和/英/ヨミ） | 佐野 健太郎 / Kentaro Sano / サノ ケンタロウ |
| 第3著者 所属（和/英） | 理化学研究所 計算科学研究センター (略称： 理研) RIKEN Center for Computational Science (略称： R-CCS) |
| 第4著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第4著者 所属（和/英） | 熊本大学/理化学研究所 計算科学研究センター (略称： 熊本大/理研) Kumamoto University/RIKEN Center for Computational Science (略称： Kumamoto Univ. /R-CCS) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-01-24 16:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2021-60, CPSY2021-29, RECONF2021-68 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | no.342(VLD), no.343(CPSY), no.344(RECONF) |
| ページ範囲 | pp.61-66 |
| ページ数 | 6 |
| 発行日 | 2022-01-17 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]