お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2022-01-25 15:35
再構成可能仮想アクセラレータ(ReVA)の実現に向けたキャッシュコヒーレントな相互接続規格の検討
前田依莉子照屋大地中條拓伯東京農工大VLD2021-72 CPSY2021-41 RECONF2021-80
抄録 (和) 近年,HPCやAIなどの演算処理において計算量やデータの大規模化が進み,そのハードウェアアクセラレーションにおいてリソース不足やアクセラレータ構成の複雑化が課題となっている.これに関連して,筆者らは過去に再構成可能アクセラレータReVA (Reconfigurable Virtual Accelerator) の構想を発表したが,当時はDSM構築のためのインターコネクトやコヒーレンス処理の実現が困難であった.これらの課題について,本稿では,キャッシュコヒーレントなインターコネクト規格であるCXL (Compute Express Link)に着目し,CXLを用いたReVAを提案するとともに,その実現可能性を検討する. 
(英) In recent years, the amount of computation and data in HPC, AI, and other computational processing has become increasingly large, and hardware acceleration has become an issue of insufficient resources and complex accelerator configurations. The authors have presented the concept of Reconfigurable Virtual Accelerator (ReVA) in the past. However, it was not easy to realize the interconnect and coherence processing for DSM implementation. In this paper, we focus on CXL (Compute Express Link), which is a cache-coherent interconnect standard. We propose ReVA again using CXL and study its feasibility.
キーワード (和) FPGA / ハードウェアアクセラレーション / HLS / CXL / / / /  
(英) FPGA / hardware acceleration / HLS / CXL / / / /  
文献情報 信学技報, vol. 121, no. 344, RECONF2021-80, pp. 132-137, 2022年1月.
資料番号 RECONF2021-80 
発行日 2022-01-17 (VLD, CPSY, RECONF) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2021-72 CPSY2021-41 RECONF2021-80

研究会情報
研究会 RECONF VLD CPSY IPSJ-ARC IPSJ-SLDM  
開催期間 2022-01-24 - 2022-01-25 
開催地(和) オンライン開催 
開催地(英) Online 
テーマ(和) FPGA 応用および一般 
テーマ(英) FPGA Applications, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2022-01-RECONF-VLD-CPSY-ARC-SLDM 
本文の言語 日本語 
タイトル(和) 再構成可能仮想アクセラレータ(ReVA)の実現に向けたキャッシュコヒーレントな相互接続規格の検討 
サブタイトル(和)  
タイトル(英) Preliminary evaluation of cache coherent interconnect for Reconfigurable Virtual Accelerator (ReVA) 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) ハードウェアアクセラレーション / hardware acceleration  
キーワード(3)(和/英) HLS / HLS  
キーワード(4)(和/英) CXL / CXL  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 前田 依莉子 / Eriko Maeda / マエダ エリコ
第1著者 所属(和/英) 東京農工大学 (略称: 東京農工大)
Tokyo University of Agriculture and Technology (略称: TUAT)
第2著者 氏名(和/英/ヨミ) 照屋 大地 / Daichi Teruya / テルヤ ダイチ
第2著者 所属(和/英) 東京農工大学 (略称: 東京農工大)
Tokyo University of Agriculture and Technology (略称: TUAT)
第3著者 氏名(和/英/ヨミ) 中條 拓伯 / Hironori Nakajo / ナカジョウ ヒロノリ
第3著者 所属(和/英) 東京農工大学 (略称: 東京農工大)
Tokyo University of Agriculture and Technology (略称: TUAT)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2022-01-25 15:35:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 VLD2021-72, CPSY2021-41, RECONF2021-80 
巻番号(vol) vol.121 
号番号(no) no.342(VLD), no.343(CPSY), no.344(RECONF) 
ページ範囲 pp.132-137 
ページ数
発行日 2022-01-17 (VLD, CPSY, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会