| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-03-01 14:45 SATを用いた遅延故障BIST向けLFSRシード生成法 ○岩本岬汰郎・大竹哲史（大分大）  DC2021-74 |
|
| 抄録 | （和） | LFSRを用いたLSIのBISTにおいて，ランダムパターン耐性故障を検出するシードを求めるニーズがある．これまでに，ATPGにより直接シードを生成する1パスシード生成法が提案されており，従来の一旦ATPGでスキャンテストを求めてからシードへ変換する2パスシード生成法におけるシード変換の失敗を回避することができる．しかし，LFSRの機能に基づいてATPGを制約する1パスシード生成モデルの複雑さのため，依然として商用ATPGが妥当な時間で十分な故障検出率を達成できないという問題がある．本稿では，近年ATPGの高速化で定評のあるSATを用いることができるようにこの1パスシード生成モデルを拡張し，遅延故障に対してSATを用いたLFSRシード生成法を提案する． ITC'99ベンチマーク回路を使用した実験により，提案法がランダムパターン耐性故障に対して完全な故障検出効率を達成することを示す． |
| （英） | So far, a one-pass LFSR seed generation method for delay fault BIST has been proposed. The method directly generates seeds by using ATPG and avoids unsuccessful encoding of conventional two-pass generation methods. However, there is a problem that a commercial ATPG cannot achieve acceptable fault coverage with reasonable time because of the complexity of the one-pass seed generation model which constrains ATPG based on LFSR functionality. In this paper, the one-pass seed generation model is extended so that it can be applied to SAT-based ATPG, and an LFSR seed generation method using SAT-based ATPG for delay faults is proposed. The effectiveness of the proposed method is evaluated through experiments using the ITC'99 benchmark circuits. The results show that the proposed method achieves complete fault efficiency for random pattern resistant faults. | |
| キーワード | （和） | SATベースATPG / ScanベースBIST / LFSR / シード生成 / 遅延故障テスト / / / |
| （英） | SAT-based ATPG / scan based BIST / LFSR / seed generation / delay fault testing / / / | |
| 文献情報 | 信学技報, vol. 121, no. 388, DC2021-74, pp. 57-62, 2022年3月. | |
| 資料番号 | DC2021-74 | |
| 発行日 | 2022-02-22 (DC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2021-74 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2022-03-01 - 2022-03-01 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2022-03-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | SATを用いた遅延故障BIST向けLFSRシード生成法 |
| サブタイトル（和） | |
| タイトル（英） | SAT-based LFSR Seed Generation for Delay Fault BIST |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SATベースATPG / SAT-based ATPG |
| キーワード(2)（和/英） | ScanベースBIST / scan based BIST |
| キーワード(3)（和/英） | LFSR / LFSR |
| キーワード(4)（和/英） | シード生成 / seed generation |
| キーワード(5)（和/英） | 遅延故障テスト / delay fault testing |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岩本 岬汰郎 / Kotaro Iwamoto / イワモト コウタロウ |
| 第1著者 所属（和/英） | 大分大学 (略称： 大分大) Oita University (略称： Oita Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 大竹 哲史 / Satoshi Ohtake / オオタケ サトシ |
| 第2著者 所属（和/英） | 大分大学 (略称： 大分大) Oita University (略称： Oita Univ.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-03-01 14:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2021-74 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | no.388 |
| ページ範囲 | pp.57-62 |
| ページ数 | 6 |
| 発行日 | 2022-02-22 (DC) |
[研究会発表申込システムのトップページに戻る]