| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-03-07 13:15 ［記念講演］An Accuracy Reconfigurable Vector Accelerator based on Approximate Logarithmic Multipliers ○Lingxiao Hou・Yutaka Masuda・Tohru Ishihara（Nagoya Univ.）  VLD2021-83 HWS2021-60 |
|
| 抄録 | （和） | (まだ登録されていません) |
| （英） | The logarithmic approximate multiplier proposed by Mitchell provides an efficient alternative to accurate multipliers in terms of area and power consumption. However, its maximum error of 11.1% makes it difficult to deploy in applications requiring high accuracy. To widely reduce the error of the Mitchell multiplier, this paper proposes a novel operand decomposition method which decomposes one operand into multiple operands and calculates them using multiple Mitchell multipliers. Based on this operand decomposition, this paper also proposes an accuracy reconfigurable vector accelerator which can provide a required computational accuracy with a high parallelism. The proposed vector accelerator dramatically reduces the area by more than half from the accurate multiplier array while satisfying the required accuracy for various applications. The experimental results show that our proposed vector accelerator behaves well in image processing and robot localization. | |
| キーワード | （和） | / / / / / / / |
| （英） | Approximate Computing / Energy Efficient Computing / Low Power Design / Vector Acceleration / Single Instruction Multiple Data / / / | |
| 文献情報 | 信学技報, vol. 121, no. 412, VLD2021-83, pp. 43-43, 2022年3月. | |
| 資料番号 | VLD2021-83 | |
| 発行日 | 2022-02-28 (VLD, HWS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2021-83 HWS2021-60 |
|
| 研究会情報 | |
| 研究会 | VLD HWS |
| 開催期間 | 2022-03-07 - 2022-03-08 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2022-03-VLD-HWS |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | An Accuracy Reconfigurable Vector Accelerator based on Approximate Logarithmic Multipliers |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / Approximate Computing |
| キーワード(2)（和/英） | / Energy Efficient Computing |
| キーワード(3)（和/英） | / Low Power Design |
| キーワード(4)（和/英） | / Vector Acceleration |
| キーワード(5)（和/英） | / Single Instruction Multiple Data |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 侯 凌霄 / Lingxiao Hou / コウ リョウショウ |
| 第1著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 増田 豊 / Yutaka Masuda / マスダ ユタカ |
| 第2著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 石原 亨 / Tohru Ishihara / イシハラ トオル |
| 第3著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya University (略称： Nagoya Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-03-07 13:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2021-83, HWS2021-60 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | no.412(VLD), no.413(HWS) |
| ページ範囲 | p.43 |
| ページ数 | 1 |
| 発行日 | 2022-02-28 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]