| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-03-07 09:10 配線の並列処理を考慮したスタンダードセル配置手法の改良 ○古屋敷 武・藤吉邦洋（東京農工大）  VLD2021-76 HWS2021-53 |
|
| 抄録 | （和） | 近年，LSIの1個からの少量生産を低コストかつ短期間で行うことを目的としたミニマルファブの研究開発が行われており，オープンソースツールQflow用いたミニマルEDAが開発されているが，配線設計にかかる時間は実用的には長すぎるため，並列処理により高速化する研究が行われている．しかし，Qflowの中の配置ツールGraywolfは配線の並列処理を想定しておらず，入力によっては適した分割位置が存在せず並列処理の効率が低下する場合があった．そこで，配線の並列処理を考慮して配置を行うことで効率よく並列に配線し高速化することを目的として，セルの集合と配置領域を再帰的に分割し，各領域で並列にSA法による配置最適化を行ったが，回路によっては配線に失敗したりしたため，改良を加えた手法を提案する．そして計算機実験により，Graywolfで配置した場合と比べて，入力に用いた回路のうち約5割の回路では高速に配置配線できた． |
| （英） | Recently, a minimal fab has been proposed for the purpose of small-quantity production of LSI at low cost and in a short period of time, and a minimal EDA using the open-source tool Qflow has been developed. Since the time required is too long for practical, research on speeding up by parallel processing was conducted. However, since the placement tool Graywolf in Qflow does not assume parallel processing of routing, there was a case where the efficiency of parallel processing was low because there was no suitable division. Therefore, we propose a placement method in which the circuit and area are divided by the minimum cut to the number of parallel processes, and then the placement optimization is performed twice by SA in each area in order to shorten the wire length. Before the second placement optimization, pseudo terminals are placed by the global routing. | |
| キーワード | （和） | スタンダードセル / 配置 / 並列処理 / ミニマルファブ / / / / |
| （英） | standard cell / placement / parallel processing / minimal fab / / / / | |
| 文献情報 | 信学技報, vol. 121, no. 412, VLD2021-76, pp. 1-6, 2022年3月. | |
| 資料番号 | VLD2021-76 | |
| 発行日 | 2022-02-28 (VLD, HWS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2021-76 HWS2021-53 |
|
| 研究会情報 | |
| 研究会 | VLD HWS |
| 開催期間 | 2022-03-07 - 2022-03-08 |
| 開催地（和） | オンライン開催 |
| 開催地（英） | Online |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | Design Technology for System-on-Silicon, Hardware Security, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2022-03-VLD-HWS |
| 本文の言語 | 日本語 |
| タイトル（和） | 配線の並列処理を考慮したスタンダードセル配置手法の改良 |
| サブタイトル（和） | |
| タイトル（英） | Improved placement-method of standard cells considering parallel routing |
| サブタイトル（英） | |
| キーワード(1)（和/英） | スタンダードセル / standard cell |
| キーワード(2)（和/英） | 配置 / placement |
| キーワード(3)（和/英） | 並列処理 / parallel processing |
| キーワード(4)（和/英） | ミニマルファブ / minimal fab |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 古屋敷 武 / Takeru Furuyashiki / フルヤシキ タケル |
| 第1著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 第2著者 氏名（和/英/ヨミ） | 藤吉 邦洋 / Kunihiro Fujiyoshi / フジヨシ クニヒロ |
| 第2著者 所属（和/英） | 東京農工大学 (略称： 東京農工大) Tokyo University of Agriculture and Technology (略称： TUAT) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-03-07 09:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2021-76, HWS2021-53 |
| 巻番号（vol） | vol.121 |
| 号番号（no） | no.412(VLD), no.413(HWS) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2022-02-28 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]