講演抄録/キーワード |
講演名 |
2022-03-08 11:25
HDLコードに対するSMTソルバを用いた入力パターン自動生成に関する検討 ○伊沢亮一・金谷延幸・藤原吉唯・竹久達也・丑丸逸人・有末 大・牧田大佑・三村聡志・井上大介(NICT) VLD2021-95 HWS2021-72 |
抄録 |
(和) |
本研究の目的はHDL(Hardware Description Language)コードのシミュレーション時,検査対象モジュールのブランチカバレッジ(網羅率)を効率的に上げるための入力パターンの自動生成である.従来のランダム検証はモジュールに入力する値をランダムに決定するため,十分なカバレッジが得られないことがある.そこで本稿ではHDLコードを静的に解析して入力パターンを生成するシステムを提案し,そのフィージビリティスタディを実施する.提案システムの特徴は各ブランチに対応する条件に入力(Verilogのinput)が含まれる場合,その条件を満たすための入力値をSMTソルバを用いて求める点にある.評価実験ではオープンソースで公開されているI2C(Inter-Integrated Circuit)のモジュールに対して提案システムおよびランダム検証を用いて,各シミュレーションサイクル数におけるブランチカバレッジを求めた.ランダム検証に比べて,提案システムのある一定の有効性と今後の課題が確認できた. |
(英) |
(Not available yet) |
キーワード |
(和) |
ハードウェア記述言語(HDL) / ブランチカバレッジ / Satisfiability modulo theories / FPGA / / / / |
(英) |
Hardware Description Language / Branch coverage / Satisfiability modulo theories / FPGA / / / / |
文献情報 |
信学技報, vol. 121, no. 413, HWS2021-72, pp. 105-110, 2022年3月. |
資料番号 |
HWS2021-72 |
発行日 |
2022-02-28 (VLD, HWS) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2021-95 HWS2021-72 |