| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-06-29 14:20 ニューラルネットワーク応用へ向けたアナログCMOS多数決回路のLSI実装 ○小野哲史・守谷 哲・菅家由佳・山本英明（東北大）・弓仲康史（群馬大）・佐藤茂雄（東北大）  NC2022-27 IBISML2022-27 |
|
| 抄録 | （和） | 多数決回路は複数の0または1の入力に対して多数を占める値を出力する回路である．多数決回路はバイナリニューラルネットワークやリザバーコンピューティングへの応用が可能である．多数決論理をアナログ回路実装した場合，入力数Nに対して約4N個のトランジスタのみで構成することができ，デジタル回路実装した場合よりも大幅に回路規模を削減できる．本研究では0.18 µm CMOS技術を用いて実装したアナログ多数決回路の測定を行い，N=11，101の回路について正確に多数決動作が行われることを確認した． |
| （英） | Majority logic circuit is a circuit whose output is the majority value of multiple binary inputs. It can be applied to binarized neural networks and reservoir computing. When majority logic is implemented in analog circuits, only about 4N transistors are needed for N inputs, and thus the circuit area is significantly reduced in comparison to a digital circuit implementation. In this study, we implemented analog majority logic circuits using 0.18 µm CMOS technology. We measured the circuits with N = 11 and 101 and confirmed that they properly operated. | |
| キーワード | （和） | 多数決論理 / アナログ回路実装 / ニューラルネットワーク / / / / / |
| （英） | Majority logic / Analog circuit implementation / Neural Network / / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 89, NC2022-27, pp. 189-192, 2022年6月. | |
| 資料番号 | NC2022-27 | |
| 発行日 | 2022-06-20 (NC, IBISML) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | NC2022-27 IBISML2022-27 |
|
| 研究会情報 | |
| 研究会 | NC IBISML IPSJ-BIO IPSJ-MPS |
| 開催期間 | 2022-06-27 - 2022-06-29 |
| 開催地（和） | 琉球大学50周年記念館 |
| 開催地（英） | |
| テーマ（和） | 機械学習によるバイオデータマイニング、一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | NC |
| 会議コード | 2022-06-NC-IBISML-BIO-MPS |
| 本文の言語 | 日本語 |
| タイトル（和） | ニューラルネットワーク応用へ向けたアナログCMOS多数決回路のLSI実装 |
| サブタイトル（和） | |
| タイトル（英） | LSI implementation of analog CMOS majority circuit for neural network applications |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 多数決論理 / Majority logic |
| キーワード(2)（和/英） | アナログ回路実装 / Analog circuit implementation |
| キーワード(3)（和/英） | ニューラルネットワーク / Neural Network |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小野 哲史 / Satoshi Ono / オノ サトシ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 守谷 哲 / Satoshi Moriya / モリヤ サトシ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 菅家 由佳 / Yuka Kanke / カンケ ユカ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 山本 英明 / Hideaki Yamamoto / ヤマモト ヒデアキ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 弓仲 康史 / Yasushi Yuminaka / ユミナカ ヤスシ |
| 第5著者 所属（和/英） | 群馬大学 (略称： 群馬大) Gunma University (略称： Gunma Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 佐藤 茂雄 / Shigeo Sato / サトウ シゲオ |
| 第6著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-06-29 14:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | NC |
| 資料番号 | NC2022-27, IBISML2022-27 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.89(NC), no.90(IBISML) |
| ページ範囲 | pp.189-192 |
| ページ数 | 4 |
| 発行日 | 2022-06-20 (NC, IBISML) |
[研究会発表申込システムのトップページに戻る]