| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-07-28 13:30 RISC-V MPおよびSLM再構成ロジックを混載した「SLMLET」チップの予備評価 ○矢内洋祐（慶大）・小島拓也（東大）・奥原 颯（シンガポール国立大）・天野英晴（慶大）・飯田全広（熊本大）  CPSY2022-8 DC2022-8 |
|
| 抄録 | （和） | 近年、IoTエッジデバイスにおける処理能力の更なる向上が進んでいる。そこで、FPGAとCPUの混載SoCというソリューションが注目を集めている。従来の面積・消費電力共に大きなハイエンド混載SoCではなく、比較的小型のマイクロプロセッサと組込みFPGA IPであるeFPGA(Embedded FPGA)を組み合わせた小型・低消費電力な混載SoCは既にソリューションとして有効であることが確認されている。 我々はこれを踏まえて、熊本大学が開発したSLM(Scalable Logic Module)再構成ロジックとRISC-V CPU、SRAMおよび外部I/Fを混載した新たな小型・低消費電力なIoTエッジデバイス向けSoC、SLMLETを開発している。SLMには構成情報量が小さくロジックセルが小型である特徴があり、またRISC-V CPUは小型でオープンソースな実装が多数存在することが特徴である。 本稿ではこのSLMLETチップの紹介を行い、および製造前の評価としてチップ間の高速インターフェースとして採用したHyperbusによるSLMLET間のDMA転送性能評価を行った。その結果、Hyperbusコントローラを論理合成時の想定速度である50MHzで動作させた際、1024バイト以上の転送においてバスの理論値の90%以上、またコントローラがサポートしている最大サイズである65535バイトの転送においては理論値の99.9%以上となる799.4Mbpsが達成できることを確認した。 |
| （英） | In recent years, processing power in IoT edge devices has been further improved. Therefore, a solution called a mixed FPGA/CPU SoC has been attracting attention. Instead of the conventional high-end mixed SoC with large area and power consumption, a compact and low-power mixed SoC combining a relatively small microprocessor and an embedded FPGA IP, eFPGA (Embedded FPGA), has already been discussed as an effective solution. Based on this, we are developing SLMLET, a new compact and low-power SoC for IoT edge devices that combines SLM (Scalable Logic Module) reconfigurable logic developed by Kumamoto University, RISC-V CPU, SRAM, and external I/F. SLM has a small amount of bitstream size and small logic cells, and RISC-V CPUs are characterized by their small size and the existence of many open-source implementations. This paper introduces the SLMLET chip and evaluates the DMA transfer performance between SLMLETs using Hyperbus, a high-speed interface between the chips, as a pre-production evaluation. The results showed that when the Hyperbus controller was operated at 50 MHz, which is the assumed speed for logic synthesis, transfers of 1024 bytes or more exceeded 90% of the maximum bandwidth, and transfers of 65535 bytes, the maximum size supported by the controller, exceeded 99.9% of the maximum bandwidth, 799.4Mbps was confirmed to be achievable. |
|
| キーワード | （和） | RISC-V / eFPGA / SLM細粒度再構成ロジック / Mixed SoC / / / / |
| （英） | RISC-V / eFPGA / SLM Reconfigurable Logic / Mixed SoC / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 133, CPSY2022-8, pp. 41-46, 2022年7月. | |
| 資料番号 | CPSY2022-8 | |
| 発行日 | 2022-07-20 (CPSY, DC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2022-8 DC2022-8 |
|
| 研究会情報 | |
| 研究会 | CPSY DC IPSJ-ARC |
| 開催期間 | 2022-07-27 - 2022-07-29 |
| 開催地（和） | 海峡メッセ下関 |
| 開催地（英） | Kaikyo Messe Shimonoseki |
| テーマ（和） | SWoPP2022: 並列／分散／協調システムとディペンダブルコンピューティングおよび一般 |
| テーマ（英） | SWoPP2022: Parallel, Distributed and Cooperative Processing Systems and Dependable Computing |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2022-07-CPSY-DC-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | RISC-V MPおよびSLM再構成ロジックを混載した「SLMLET」チップの予備評価 |
| サブタイトル（和） | |
| タイトル（英） | Preliminary evaluation of "SLMLET" chip with RISC-V MP and SLM reconfigurable logic |
| サブタイトル（英） | |
| キーワード(1)（和/英） | RISC-V / RISC-V |
| キーワード(2)（和/英） | eFPGA / eFPGA |
| キーワード(3)（和/英） | SLM細粒度再構成ロジック / SLM Reconfigurable Logic |
| キーワード(4)（和/英） | Mixed SoC / Mixed SoC |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 矢内 洋祐 / Yosuke Yanai / ヤナイ ヨウスケ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小島 拓也 / Takuya Kojima / コジマ タクヤ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) Tokyo University (略称： Tokyo Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 奥原 颯 / Hayate Okuhara / オクハラ ハヤテ |
| 第3著者 所属（和/英） | シンガポール国立大学 (略称： シンガポール国立大) National University of Singapore (略称： NUS.) |
| 第4著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第4著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第5著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-07-28 13:30:00 |
| 発表時間 | 30分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2022-8, DC2022-8 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.133(CPSY), no.134(DC) |
| ページ範囲 | pp.41-46 |
| ページ数 | 6 |
| 発行日 | 2022-07-20 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]