| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-08-08 14:15 極低電圧動作を狙ったSteep SS "Dual-Gate型 PN-Body Tied SOI-FET" 試作結果 ○米崎晴貴・井田次郎・森 貴之（金沢工大）・石橋孝一郎（電通大）  SDM2022-38 ICD2022-6 |
|
| 抄録 | （和） | 本研究では, 極低電圧動作を狙ったSteep SS “Dual-Gate (DG) 型PN-Body Tied (PNBT) SOI-FET”の試作結果について初めて報告する. 我々の研究室では, 今までに極低消費電力で動作するCMOS集積回路の実現に向けて, 急峻なSubthreshold Slope (SS) を持つ”PN-Body Tied (PNBT) SOI-FET” の提案をしている. しかし, PNBT SOI-FETで急峻なSSを得るためにはBody電圧に0.7 V程度以上の電圧を印加する必要がある. また, ターンオフ時に過渡的なリーク電流が流れることが分かっている. これらの問題を解決するために 新構造の”Dual-Gate (DG) 型PNBT SOI-FET” を研究室で考案した. 今回, 試作結果としてDG型PNBT SOI-FETでも始めて急峻なSSを確認した. また, セカンドゲートによって, 急峻なSSを引き起こす1st Gate電圧の制御が可能であることが分かった. |
| （英） | In this study, we report the first prototype results of a Steep SS "Dual-Gate (DG) PN-Body Tied (PNBT) SOI-FET" for extremely low-voltage operation. In our laboratory, we have proposed a "PN-Body Tied (PNBT) SOI-FET" with a steep Subthreshold Slope (SS) to realize CMOS integrated circuits with extremely low power consumption. However, it has been found that the PNBT SOI-FET requires a body voltage of about 0.7 V or higher to obtain a steep SS. It is also known that leakage current flows during turn-off. To solve these problems, a new structure of "Dual-Gate (DG) type PNBT SOI-FET" was proposed in our laboratory. As a result, we confirmed steep SS even in the DG-type PNBT SOI-FET. It was also found that the 1st gate voltage, which triggers steep SS, can be controlled by the 2nd gate. | |
| キーワード | （和） | SOI-FET / Steep Subthreshold Slope / / / / / / |
| （英） | SOI-FET / Steep Subthreshold Slope / / / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 148, SDM2022-38, pp. 17-20, 2022年8月. | |
| 資料番号 | SDM2022-38 | |
| 発行日 | 2022-08-01 (SDM, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SDM2022-38 ICD2022-6 |
|
| 研究会情報 | |
| 研究会 | ICD SDM ITE-IST |
| 開催期間 | 2022-08-08 - 2022-08-10 |
| 開催地（和） | オンライン開催に変更 現地開催(北海道大学百年記念会館)は中止 |
| 開催地（英） | |
| テーマ（和） | アナログ、アナデジ混載、RF及びセンサインタフェース回路、低電圧・低消費電力技術、新デバイス・回路とその応用 |
| テーマ（英） | Analog, Mixed Analog and Digital, RF, and Sensor Interface, Low Voltage/Low Power Techniques, Novel Devices/Circuits, and the Applications |
| 講演論文情報の詳細 | |
| 申込み研究会 | SDM |
| 会議コード | 2022-08-ICD-SDM-IST |
| 本文の言語 | 日本語 |
| タイトル（和） | 極低電圧動作を狙ったSteep SS "Dual-Gate型 PN-Body Tied SOI-FET" 試作結果 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of Steep Subthreshold Slope Device "Dual-gate type PN-body Tied SOI-FET" for Ultra-low Voltage Operation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SOI-FET / SOI-FET |
| キーワード(2)（和/英） | Steep Subthreshold Slope / Steep Subthreshold Slope |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 米崎 晴貴 / Haruki Yonezaki / ヨネザキ ハルキ |
| 第1著者 所属（和/英） | 金沢工業大学 (略称： 金沢工大) Kanazawa Institute of Technology (略称： KIT) |
| 第2著者 氏名（和/英/ヨミ） | 井田 次郎 / Jiro Ida / イダ ジロウ |
| 第2著者 所属（和/英） | 金沢工業大学 (略称： 金沢工大) Kanazawa Institute of Technology (略称： KIT) |
| 第3著者 氏名（和/英/ヨミ） | 森 貴之 / Takayuki Mori / モリ タカユキ |
| 第3著者 所属（和/英） | 金沢工業大学 (略称： 金沢工大) Kanazawa Institute of Technology (略称： KIT) |
| 第4著者 氏名（和/英/ヨミ） | 石橋 孝一郎 / Koichiro Ishibashi / イシバシ コウイチロウ |
| 第4著者 所属（和/英） | 電気通信大学 (略称： 電通大) The University of Electro-Communications (略称： UEC) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-08-08 14:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | SDM |
| 資料番号 | SDM2022-38, ICD2022-6 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.148(SDM), no.149(ICD) |
| ページ範囲 | pp.17-20 |
| ページ数 | 4 |
| 発行日 | 2022-08-01 (SDM, ICD) |
[研究会発表申込システムのトップページに戻る]