| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-09-29 10:25 スパイキングニューラルネットワークのアナログ回路実装と時系列情報処理への応用 ○守谷 哲・山本英明（東北大）・弓仲康史（群馬大）・佐藤茂雄・堀尾喜彦（東北大）  NC2022-33 |
|
| 抄録 | （和） | 近年，センサ信号などの低次元な信号をセンサの近傍で処理するエッジコンピューティングの重要性が高まっている．神経回路のダイナミクスを模倣したスパイキングニューラルネットワーク（SNN）は，空間情報だけでなく時間情報を効率的に取り扱えることから，エッジコンピューティングに適した情報処理技術として注目を集めている．本研究ではCMOSトランジスタの持つアナログ的特性を活用して，低消費電力で神経スパイクを再現するニューロン回路およびSNN 回路を設計・試作した．ニューロンの示す複雑な神経スパイクが100 fJ/spike 以下の消費電力で実現できうることが明らかになった．またニューロン回路を結合して構成したネットワークから得られたスパイク列に対してリザバー計算の枠組みを適用し，提案回路が時系列情報処理に適用出来ることを示した．本結果は低電力エッジデバイスの実現に寄与するものである． |
| （英） | Edge computing in which low-dimensional signals such as sensor output are processed nearby sensors have become increasingly important. Spiking neural networks (SNNs), which simulate the dynamics of neural circuits, have attracted attention as a suitable information processing technology for edge computing due to their efficiency to handle not only spatial information but also temporal information. In this study, we designed and fabricated neuron circuits and SNN circuits that reproduce neural spikes with low power consumption by taking advantage of the analog characteristics of CMOS transistors. We found that the complex neural spikes were reproduced with power consumption of less than 100 fJ/spike. We also applied the framework of reservoir computation to spike trains obtained from SNN circuits and showed that the proposed circuits can be applied to time series information processing. These results contribute to the realization of low-power edge devices. | |
| キーワード | （和） | スパイキングニューロン / スパイキングニューラルネットワーク / アナログ回路 / / / / / |
| （英） | spiking neuron / spiking neural networks / analog circuit / / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 195, NC2022-33, pp. 5-5, 2022年9月. | |
| 資料番号 | NC2022-33 | |
| 発行日 | 2022-09-22 (NC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | NC2022-33 |
|
| 研究会情報 | |
| 研究会 | NC MBE |
| 開催期間 | 2022-09-29 - 2022-09-30 |
| 開催地（和） | 東北大学 |
| 開催地（英） | Tohoku Univ. |
| テーマ（和） | 脳アーキテクチャー, 一般（NC, ME） |
| テーマ（英） | Brain Architecture, NC, ME |
| 講演論文情報の詳細 | |
| 申込み研究会 | NC |
| 会議コード | 2022-09-NC-MBE |
| 本文の言語 | 日本語 |
| タイトル（和） | スパイキングニューラルネットワークのアナログ回路実装と時系列情報処理への応用 |
| サブタイトル（和） | |
| タイトル（英） | Analog circuit implementation of spiking neural networks and its application to time-series information processing |
| サブタイトル（英） | |
| キーワード(1)（和/英） | スパイキングニューロン / spiking neuron |
| キーワード(2)（和/英） | スパイキングニューラルネットワーク / spiking neural networks |
| キーワード(3)（和/英） | アナログ回路 / analog circuit |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 守谷 哲 / Satoshi Moriya / モリヤ サトシ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ) |
| 第2著者 氏名（和/英/ヨミ） | 山本 英明 / Hideaki Yamamoto / ヤマモト ヒデアキ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ) |
| 第3著者 氏名（和/英/ヨミ） | 弓仲 康史 / Yasushi Yuminaka / ユミナカ ヤスシ |
| 第3著者 所属（和/英） | 群馬大学 (略称： 群馬大) Gunma University (略称： Gunma Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 佐藤 茂雄 / Shigeo Sato / サトウ シゲオ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ) |
| 第5著者 氏名（和/英/ヨミ） | 堀尾 喜彦 / Yoshihiko Horio / ホリオ ヨシヒコ |
| 第5著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-09-29 10:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | NC |
| 資料番号 | NC2022-33 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.195 |
| ページ範囲 | p.5 |
| ページ数 | 1 |
| 発行日 | 2022-09-22 (NC) |
[研究会発表申込システムのトップページに戻る]