| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-10-25 15:40 誤差制御型TFHE上の加算のハードウエアによる高速化 ○赵 寅帆・池田 誠（東大）  HWS2022-40 ICD2022-32 |
|
| 抄録 | （和） | Fully homomorphic encryption (FHE) is expected to be used in the secure delegating computation. The bootstrapping in the Fully homomorphic encryption over Torus (TFHE) is the fastest in all FHE schemes now, so compared with BGV scheme TFHE is more friendly in deep leveled computation situations. However, the speed of TFHE-based operation is too slow. For example, the TFHE-based 32-bit addition needs 2.9s. This design focuses on improving the speed of TFHE-based addition by new hardware structures. We propose an error-controlled method to construct bigger multi-input-output gates. Now, it is possible to build a 5-input gate with the same security level. Then, we optimize the process of blind rotation. Last, we optimize the key switching process to make the key smaller. The size of the new key switching key is 277 times smaller than the original one. From RTL simulation, a 32-bits TFHE-based adder will use 84.3ms, 34 times faster than the original scheme. |
| （英） | Fully homomorphic encryption (FHE) is expected to be used in the secure delegating computation. The bootstrapping in the Fully homomorphic encryption over Torus (TFHE) is the fastest in all FHE schemes now, so compared with BGV scheme TFHE is more friendly in deep leveled computation situations. However, the speed of TFHE-based operation is too slow. For example, the TFHE-based 32-bit addition needs 2.9s. This design focuses on improving the speed of TFHE-based addition by new hardware structures. We propose an error-controlled method to construct bigger multi-input-output gates. Now, it is possible to build a 5-input gate with the same security level. Then, we optimize the process of blind rotation. Last, we optimize the key switching process to make the key smaller. The size of the new key switching key is 277 times smaller than the original one. From RTL simulation, a 32-bits TFHE-based adder will use 84.3ms, 34 times faster than the original scheme. | |
| キーワード | （和） | Fully homomorphic encryption / TFHE / TFHE-based adders / Hardware accelerators / Error controlled / / / |
| （英） | Fully homomorphic encryption / TFHE / TFHE-based adders / Hardware accelerators / Error controlled / / / | |
| 文献情報 | 信学技報, vol. 122, no. 228, ICD2022-32, pp. 58-63, 2022年10月. | |
| 資料番号 | ICD2022-32 | |
| 発行日 | 2022-10-18 (HWS, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | HWS2022-40 ICD2022-32 |
|
| 研究会情報 | |
| 研究会 | HWS ICD |
| 開催期間 | 2022-10-25 - 2022-10-25 |
| 開催地（和） | 立命館びわこくさつキャンパス |
| 開催地（英） | |
| テーマ（和） | ハードウェアセキュリティ，一般 |
| テーマ（英） | Hardware Security, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2022-10-HWS-ICD |
| 本文の言語 | 英語（日本語タイトルあり） |
| タイトル（和） | 誤差制御型TFHE上の加算のハードウエアによる高速化 |
| サブタイトル（和） | |
| タイトル（英） | Hardware Acceleration of TFHE-based Adder by Controlling Error |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Fully homomorphic encryption / Fully homomorphic encryption |
| キーワード(2)（和/英） | TFHE / TFHE |
| キーワード(3)（和/英） | TFHE-based adders / TFHE-based adders |
| キーワード(4)（和/英） | Hardware accelerators / Hardware accelerators |
| キーワード(5)（和/英） | Error controlled / Error controlled |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 赵 寅帆 / Yinfan Zhao / チョウ インハン |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) University of Tokyo (略称： Univ. of Tokyo) |
| 第2著者 氏名（和/英/ヨミ） | 池田 誠 / Ikeda Makoto / イケダ マコト |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) University of Tokyo (略称： Univ. of Tokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-10-25 15:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | HWS2022-40, ICD2022-32 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.227(HWS), no.228(ICD) |
| ページ範囲 | pp.58-63 |
| ページ数 | 6 |
| 発行日 | 2022-10-18 (HWS, ICD) |
[研究会発表申込システムのトップページに戻る]