| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-11-30 09:55 帯域内位相雑音の低減に向けた3次MASH型ΔΣFDCに基づくデジタル位相同期回路の設計 ○岩下僚我・徐 祖楽・長田 将・柴田凌弥・熊野 陽・飯塚哲也（東大）  VLD2022-43 ICD2022-60 DC2022-59 RECONF2022-66 |
|
| 抄録 | （和） | $DeltaSigma$ FDC-PLLは$DeltaSigma$変調により低域の量子化雑音低減が可能なPLLであるが、帯域幅を狭くする必要がある。本論文ではMASHを用いたより高い次数の$DeltaSigma$ FDC-PLLの設計方法を提案している。提案手法により従来よりも帯域内の量子化雑音が低減され、ループの最適化をより柔軟に行うことができる。設計には65nm LP CMOSプロセスを用い、従来の構成に3bit SAR ADCと$DeltaSigma$ ADCを加え実装した。 |
| （英） | $DeltaSigma$ frequency-to-digital converter based phase locked loops (FDC-PLLs) can reduce its quantization noise at low frequency by $DeltaSigma$ modulation. However, it requires narrow PLL bandwidth. This paper proposes the method to design higher-order $DeltaSigma$ FDC-PLLs by applying multi-stage noise shaping (MASH). The proposed PLLs can make in-band quantization noise lower than that of conventional FDC-PLLs , which enables more flexible loop optimization. The proposed PLL is designed in 65,nm CMOS process using 3bit SAR ADC and a $DeltaSigma$ ADC. | |
| キーワード | （和） | 位相同期回路(PLL) / $DeltaSigma$ FDC / MASH / 量子化雑音 / / / / |
| （英） | Phase locked loop(PLL) / $DeltaSigma$ frequency-to-digital converter(FDC) / multi-stage noise shaping(MASH) / quantization noise / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 284, ICD2022-60, pp. 138-143, 2022年11月. | |
| 資料番号 | ICD2022-60 | |
| 発行日 | 2022-11-21 (VLD, ICD, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2022-43 ICD2022-60 DC2022-59 RECONF2022-66 |
|
| 研究会情報 | |
| 研究会 | VLD DC RECONF ICD IPSJ-SLDM |
| 開催期間 | 2022-11-28 - 2022-11-30 |
| 開催地（和） | 金沢市文化ホール |
| 開催地（英） | |
| テーマ（和） | デザインガイア2022 -VLSI設計の新しい大地- |
| テーマ（英） | Design Gaia 2022 -New Field of VLSI Design- |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2022-11-VLD-DC-RECONF-ICD-SLDM |
| 本文の言語 | 日本語 |
| タイトル（和） | 帯域内位相雑音の低減に向けた3次MASH型ΔΣFDCに基づくデジタル位相同期回路の設計 |
| サブタイトル（和） | |
| タイトル（英） | Design of Digital Phase-Locked Loop Circuit based on 3rd-Order MASH ΔΣ FDC for Low In-Band Phase Noise |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 位相同期回路(PLL) / Phase locked loop(PLL) |
| キーワード(2)（和/英） | $DeltaSigma$ FDC / $DeltaSigma$ frequency-to-digital converter(FDC) |
| キーワード(3)（和/英） | MASH / multi-stage noise shaping(MASH) |
| キーワード(4)（和/英） | 量子化雑音 / quantization noise |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岩下 僚我 / Ryoga Iwashita / イワシタ リョウガ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 第2著者 氏名（和/英/ヨミ） | 徐 祖楽 / Zule Xu / ジョ ソラク |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 第3著者 氏名（和/英/ヨミ） | 長田 将 / Masaru Osada / オサダ マサル |
| 第3著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 第4著者 氏名（和/英/ヨミ） | 柴田 凌弥 / Ryoya Shibata / シバタ リョウヤ |
| 第4著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 第5著者 氏名（和/英/ヨミ） | 熊野 陽 / Yo Kumano / クマノ ヨウ |
| 第5著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 第6著者 氏名（和/英/ヨミ） | 飯塚 哲也 / Tetsuya Iizuka / イイヅカ テツヤ |
| 第6著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-11-30 09:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | VLD2022-43, ICD2022-60, DC2022-59, RECONF2022-66 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.283(VLD), no.284(ICD), no.285(DC), no.286(RECONF) |
| ページ範囲 | pp.138-143 |
| ページ数 | 6 |
| 発行日 | 2022-11-21 (VLD, ICD, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]