| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2022-12-03 15:50 スパイキングニューラルネットワーク加速器用RISC-VアーキテクチャVLIWソフトコアの設計 ○李 明洋・林田祐樹（三重大）  MBE2022-40 NC2022-62 |
|
| 抄録 | （和） | 我々は，スパイキングニューラルネットワーク（SNN）の組み込み演算加速器の開発を目指している．未だ発展途上にある様々なSNNモデルをプロトタイプ開発するためには，プログラマブル論理デバイスであるField-Programmable Gate Arrayが，高速演算において有効と考えられるが，従来のステートマシンによる実装では，動作検証やデバッグに多大の労力を要すため，プロトタイプ開発には不向きである．そこで我々は，SNNモデルのプログラム実装に利用でき，また特定のハードウェアプラットフォームに依存しない，RISC-V命令セットアーキテクチャに基づくソフトコアマイクロプロセッサの設計を行った．特に，Very Long Instruction Word拡張によって最大４並列の命令実行を可能にする独自の構造を取り入れた．本稿では，主にその設計について説明する． |
| （英） | We aim to develop an embedded accelerator for spiking neural networks (SNN). In order to develop prototypes of various SNN models, which are still in the process of development, a programmable logic device, Field-Programmable Gate Array (FPGA) is considered effective for high-speed operation. However, implementation of an SNN model using a conventional state machine requires a lot of effort for the operation verification and debugging, and thus would not suitable for the prototype development. Therefore, we designed a soft-core microprocessor based on the RISC-V instruction set architecture, which can be used to implement various SNN models by programing and is independent from a specific hardware platform. In particular, it incorporated a custom-designed structure that enabled execution of up to four instructions in parallel with the Very Long Instruction Word extension. In this paper, we mainly explain its design. | |
| キーワード | （和） | スパイキングニューラルネットワーク / RISC-V / Very Long Instruction Word / Field-Programmable Gate Array / / / / |
| （英） | Spiking Neural Network / RISC-V / Very Long Instruction Word / Field-Programmable Gate Array / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 292, NC2022-62, pp. 86-91, 2022年12月. | |
| 資料番号 | NC2022-62 | |
| 発行日 | 2022-11-26 (MBE, NC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | MBE2022-40 NC2022-62 |
|
| 研究会情報 | |
| 研究会 | MBE NC |
| 開催期間 | 2022-12-03 - 2022-12-03 |
| 開催地（和） | 大阪電気通信大学 寝屋川キャンパス |
| 開催地（英） | Osaka Electro-Communication University |
| テーマ（和） | NC, ME，一般 |
| テーマ（英） | NC, ME, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | NC |
| 会議コード | 2022-12-MBE-NC |
| 本文の言語 | 日本語 |
| タイトル（和） | スパイキングニューラルネットワーク加速器用RISC-VアーキテクチャVLIWソフトコアの設計 |
| サブタイトル（和） | |
| タイトル（英） | A RISC-V Soft-core Processor with Custom VLIW Extension for Spiking Neural Network Accelerator |
| サブタイトル（英） | |
| キーワード(1)（和/英） | スパイキングニューラルネットワーク / Spiking Neural Network |
| キーワード(2)（和/英） | RISC-V / RISC-V |
| キーワード(3)（和/英） | Very Long Instruction Word / Very Long Instruction Word |
| キーワード(4)（和/英） | Field-Programmable Gate Array / Field-Programmable Gate Array |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 李 明洋 / Mingyang Li / リ メイヨウ |
| 第1著者 所属（和/英） | 三重大学 (略称： 三重大) Mie University (略称： Mie Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 林田 祐樹 / Yuki Hayashida / ハヤシダ ユウキ |
| 第2著者 所属（和/英） | 三重大学 (略称： 三重大) Mie University (略称： Mie Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2022-12-03 15:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | NC |
| 資料番号 | MBE2022-40, NC2022-62 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.291(MBE), no.292(NC) |
| ページ範囲 | pp.86-91 |
| ページ数 | 6 |
| 発行日 | 2022-11-26 (MBE, NC) |
[研究会発表申込システムのトップページに戻る]