お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 【重要】研究会・各種料金のお支払い方法変更について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2023-01-23 10:55
再構成可能仮想アクセラレータ(ReVA)の実現に向けたHLS分割コンパイルツールによる回路分散機構
矢口一基前田依莉子照屋大地東京農工大)・長名保範琉球大)・三好健文わさらぼ)・中條拓伯東京農工大VLD2022-57 RECONF2022-80
抄録 (和) 現在,人工知能(AI)や高性能計算(HPC)などの分野において,演算処理の高速化のためにFPGAを用いたハードウェアアクセラレーションが行われている.しかし,近年,これらの演算処理はさらに増加,複雑化し,ハードウェアのリソースが不足するなどの問題が生じている.この解決のために,筆者らは再構成可能仮想アクセラレータReVA(Reconfigurable Virtual Accelerator)の研究を進めてきた.本稿では,オープンソースのHLS自動分割コンパイルツールRapidStreamを拡張し,入力デザインの構造に依存せずに回路を複数のFPGA上に実装するReVAの回路分散機構のプロトタイプを示す. 
(英) Currently, hardware acceleration with FPGAs is often used for accelerating computational processes in fields such as artificial intelligence (AI) and high-performance computing (HPC). However, in recent years, these operations have become more enormous and complex, resulting in hardware resource shortages and other problems. To overcome this problem, we have been investigating Reconfigurable Virtual Accelerator (ReVA). In this paper, we describe a prototype of ReVA's circuit distribution, which implements circuits on multiple FPGAs independently of the input design structure by an extension of RapidStream, an open-source HLS automated split compilation tool.
キーワード (和) FPGA / ハードウェアアクセラレーション / HLS / 回路分割 / / / /  
(英) FPGA / hardware acceleration / HLS / circuit partitioning / / / /  
文献情報 信学技報, vol. 122, no. 354, RECONF2022-80, pp. 7-12, 2023年1月.
資料番号 RECONF2022-80 
発行日 2023-01-16 (VLD, RECONF) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2022-57 RECONF2022-80

研究会情報
研究会 IPSJ-SLDM RECONF VLD  
開催期間 2023-01-23 - 2023-01-24 
開催地(和) 慶応義塾大学 日吉キャンパス 来往舎2階大会議室 
開催地(英) Raiosha, Hiyoshi Campus, Keio University 
テーマ(和) FPGA 応用および一般 
テーマ(英) FPGA Applications, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2023-01-SLDM-RECONF-VLD 
本文の言語 日本語 
タイトル(和) 再構成可能仮想アクセラレータ(ReVA)の実現に向けたHLS分割コンパイルツールによる回路分散機構 
サブタイトル(和)  
タイトル(英) Partitioning and Distributing Circuit Using HLS Split Compilation Tool for Reconfigurable Virtual Accelerator (ReVA) 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) ハードウェアアクセラレーション / hardware acceleration  
キーワード(3)(和/英) HLS / HLS  
キーワード(4)(和/英) 回路分割 / circuit partitioning  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 矢口 一基 / Kazuki Yaguchi / ヤグチ カズキ
第1著者 所属(和/英) 東京農工大学 (略称: 東京農工大)
Tokyo University of Agriculture and Technology (略称: TUAT)
第2著者 氏名(和/英/ヨミ) 前田 依莉子 / Eriko Maeda / マエダ エリコ
第2著者 所属(和/英) 東京農工大学 (略称: 東京農工大)
Tokyo University of Agriculture and Technology (略称: TUAT)
第3著者 氏名(和/英/ヨミ) 照屋 大地 / Daichi Teruya / テルヤ ダイチ
第3著者 所属(和/英) 東京農工大学 (略称: 東京農工大)
Tokyo University of Agriculture and Technology (略称: TUAT)
第4著者 氏名(和/英/ヨミ) 長名 保範 / Yasunori Osana / オサナ ヤスノリ
第4著者 所属(和/英) 琉球大学 (略称: 琉球大)
University of the Ryukyus (略称: Univ. of the Ryukyus)
第5著者 氏名(和/英/ヨミ) 三好 健文 / Takefumi Miyoshi / ミヨシ タケフミ
第5著者 所属(和/英) わさらぼ合同会社 (略称: わさらぼ)
WasaLabo, LLC. (略称: WasaLabo)
第6著者 氏名(和/英/ヨミ) 中條 拓伯 / Hironori Nakajo / ナカジョウ ヒロノリ
第6著者 所属(和/英) 東京農工大学 (略称: 東京農工大)
Tokyo University of Agriculture and Technology (略称: TUAT)
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
第21著者 氏名(和/英/ヨミ) / /
第21著者 所属(和/英) (略称: )
(略称: )
第22著者 氏名(和/英/ヨミ) / /
第22著者 所属(和/英) (略称: )
(略称: )
第23著者 氏名(和/英/ヨミ) / /
第23著者 所属(和/英) (略称: )
(略称: )
第24著者 氏名(和/英/ヨミ) / /
第24著者 所属(和/英) (略称: )
(略称: )
第25著者 氏名(和/英/ヨミ) / /
第25著者 所属(和/英) (略称: )
(略称: )
第26著者 氏名(和/英/ヨミ) / /
第26著者 所属(和/英) (略称: )
(略称: )
第27著者 氏名(和/英/ヨミ) / /
第27著者 所属(和/英) (略称: )
(略称: )
第28著者 氏名(和/英/ヨミ) / /
第28著者 所属(和/英) (略称: )
(略称: )
第29著者 氏名(和/英/ヨミ) / /
第29著者 所属(和/英) (略称: )
(略称: )
第30著者 氏名(和/英/ヨミ) / /
第30著者 所属(和/英) (略称: )
(略称: )
第31著者 氏名(和/英/ヨミ) / /
第31著者 所属(和/英) (略称: )
(略称: )
第32著者 氏名(和/英/ヨミ) / /
第32著者 所属(和/英) (略称: )
(略称: )
第33著者 氏名(和/英/ヨミ) / /
第33著者 所属(和/英) (略称: )
(略称: )
第34著者 氏名(和/英/ヨミ) / /
第34著者 所属(和/英) (略称: )
(略称: )
第35著者 氏名(和/英/ヨミ) / /
第35著者 所属(和/英) (略称: )
(略称: )
第36著者 氏名(和/英/ヨミ) / /
第36著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2023-01-23 10:55:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 VLD2022-57, RECONF2022-80 
巻番号(vol) vol.122 
号番号(no) no.353(VLD), no.354(RECONF) 
ページ範囲 pp.7-12 
ページ数
発行日 2023-01-16 (VLD, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会