| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-01-23 10:30 高位合成ツールCyberworkbenchを用いたマルチFPGA設計環境 ○鈴木裕章（慶大）・高橋 渡（NEC）・若林一敏（東大）・天野英晴（慶大）  VLD2022-56 RECONF2022-79 |
|
| 抄録 | （和） | 複数の FPGA ボードを直接高速シリアルリンクで接続したマルチ FPGA システムはMEC(Multi-edgeaccess Computing) 用の計算ノードとして注目されているが、マルチ FPGA システムでの開発ではアプリケーションの分割を人力で行わなくてはならない。また、分割後もボード間の通信路を設定するテーブルを人手で作る必要があり、使用するボードによって通信路の経路が変わってしまう場合には、その都度変更する必要がある。 本稿ではマルチ FPGA システム MKUBOS クラスタを対象として、高位合成ツールCyberWorkbench(CWB) とSystemC を用いてアプリケーションの分割及び、実機実装時に使用する通信路設定テーブルの自動生成を行うことで、マルチ FPGA ボード設計環境のフローを改善した。LeNet のプログラムを実装し、手動で分割時に 78.890[ms]、改善された設計フローを使用した場合に 78.892[ms] という評価を得て、手動で分割した場合に対しても性能が落ちず、設計フローを使用することで手間と時間が節約できることを示した。 |
| （英） | Multi-FPGA systems, in which multiple FPGA boards are directly connected via high-speed serial links, are attracting attention as compute nodes for MEC (Multi-edgeaccess Computing), but development on multi-FPGA systems requires human intervention to partition applications. However, the development of multi-FPGA systems requires human intervention for application partitioning.Even after partitioning, a table for setting communication paths between boards must be manually created, and if the communication paths change depending on the board used, it is necessary to change the table each time. In this paper, we have improved the flow of the multi-FPGA board design environment for the MKUBOS cluster by dividing applications and automatically generating communication path setting tables to be used during implementation using the high-level synthesis tools CyberWorkbench (CWB) and SystemC. The flow of the multi-FPGA board design environment was improved.The LeNet program was implemented, and the evaluation was 78.890[ms] when splitting manually and 78.892[ms] when using the improved design flow, showing that the performance did not drop compared to manual splitting and that the use of the design flow saved time and effort. |
|
| キーワード | （和） | マルチFPGAシステム / 動的部分再構成 / / / / / / |
| （英） | Multi-FPGA Systems / Dynamic partial reconfiguration / / / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 354, RECONF2022-79, pp. 1-6, 2023年1月. | |
| 資料番号 | RECONF2022-79 | |
| 発行日 | 2023-01-16 (VLD, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2022-56 RECONF2022-79 |
|
| 研究会情報 | |
| 研究会 | IPSJ-SLDM RECONF VLD |
| 開催期間 | 2023-01-23 - 2023-01-24 |
| 開催地（和） | 慶応義塾大学 日吉キャンパス 来往舎2階大会議室 |
| 開催地（英） | Raiosha, Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2023-01-SLDM-RECONF-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 高位合成ツールCyberworkbenchを用いたマルチFPGA設計環境 |
| サブタイトル（和） | |
| タイトル（英） | Multi-FPGA design environment using Cyberworkbench, a high-level synthesis tool |
| サブタイトル（英） | |
| キーワード(1)（和/英） | マルチFPGAシステム / Multi-FPGA Systems |
| キーワード(2)（和/英） | 動的部分再構成 / Dynamic partial reconfiguration |
| キーワード(3)（和/英） | / |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 鈴木 裕章 / Hiroaki Suzuki / スズキ ヒロアキ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ) |
| 第2著者 氏名（和/英/ヨミ） | 高橋 渡 / Wataru Takahashi / タカハシ ワタル |
| 第2著者 所属（和/英） | 日本電気株式会社 (略称： NEC) NEC Corporation (略称： NEC) |
| 第3著者 氏名（和/英/ヨミ） | 若林 一敏 / Kazutoshi Wakabayashi / ワカバヤシ カズトシ |
| 第3著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： Tokyo Univ) |
| 第4著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第4著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ) |
| 講演者 | 第1著者 |
| 発表日時 | 2023-01-23 10:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2022-56, RECONF2022-79 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.353(VLD), no.354(RECONF) |
| ページ範囲 | pp.1-6 |
| ページ数 | 6 |
| 発行日 | 2023-01-16 (VLD, RECONF) |
[研究会発表申込システムのトップページに戻る]