| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-03-01 13:25 低消費電力デバイスのためのプログラマブルな二値超次元計算アクセラレータ ○井阪友哉（奈良先端大）・坂口生有（サンノゼ州立大）・井上美智子（奈良先端大）・新谷道広（京都工繊大）  VLD2022-76 HWS2022-47 |
|
| 抄録 | （和） | 超次元計算（Hyperdimensional computing, HDC）は，データを数千から数万次元で構成される超次元ベクトルにマッピングして計算することで 様々な認知タスクを効率的に実行できる．一方，HDCを構成する主な演算であるBind，Permutation，Boundは，CPUの演算器では数サイクルを要するため，CPUで実行する場合は必ずしも効率的ではない．本稿では，HDCに特化したプログラマブルなアクセラレータを提案する．本アクセラレータはCPUと協調することで様々なタスクを高速かつ低消費電力に実行できる．さらに，サイクルごとに3つの演算を自由に選択可能にすることで任意のHDCエンコーディング方法に対応できる．ARM-v7プロセッサでアクセラレータの使用前と使用後を比較した評価実験により，上述の演算を最大169倍高速化できることを示すとともに，言語，音声，画像の認識タスクを行い， 画像認識タスクの学習においては，エネルギー遅延積を13,469倍改善できることを示す． |
| （英） | Hyperdimensional computing (HDC) can perform various cognitive tasks efficiently by mapping data to hyperdimensional vectors consisting of thousands to tens of thousands of dimensions. On the other hand, since the main operations of HDC, Bind, Permutation and Bound, require several cycles in the computing unit, it is not necessarily efficient to perform HDC on CPU platform. In this paper, we propose a programmable accelerator specialized for HDC. Our accelerator can execute various tasks at high speed and with low power consumption by cooperating with the CPU. Furthermore, by making it possible to freely select three operations per cycle, our accelerator enables to support any HDC encoding method. Through evaluation experiments with the ARM-v7 processor, we show that the above operations can be accelerated by a maximum of 169 times. We also confirmed that our accelerator can improve the energy-delay product up to 13,469 times in the training of handwritten character recognition task. | |
| キーワード | （和） | 超次元ベクトル演算 / ハードウェアアクセラレータ / 領域特化アーキテクチャ / / / / / |
| （英） | Hyperdimensional Computing / Hardware accelerator / Domain-specific architecture / / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 402, VLD2022-76, pp. 19-24, 2023年3月. | |
| 資料番号 | VLD2022-76 | |
| 発行日 | 2023-02-22 (VLD, HWS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2022-76 HWS2022-47 |
|
| 研究会情報 | |
| 研究会 | HWS VLD |
| 開催期間 | 2023-03-01 - 2023-03-04 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2023-03-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 低消費電力デバイスのためのプログラマブルな二値超次元計算アクセラレータ |
| サブタイトル（和） | |
| タイトル（英） | Programmable Binary Hyperdimensional Computing Accelerator for Low Power Devices |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 超次元ベクトル演算 / Hyperdimensional Computing |
| キーワード(2)（和/英） | ハードウェアアクセラレータ / Hardware accelerator |
| キーワード(3)（和/英） | 領域特化アーキテクチャ / Domain-specific architecture |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 井阪 友哉 / Yuya Isaka / イサカ ユウヤ |
| 第1著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第2著者 氏名（和/英/ヨミ） | 坂口 生有 / Nau Sakaguchi / サカグチ ナウ |
| 第2著者 所属（和/英） | サンノゼ州立大学 (略称： サンノゼ州立大) San Jose State University (略称： SJSU) |
| 第3著者 氏名（和/英/ヨミ） | 井上 美智子 / Michiko Inoue / イノウエ ミチコ |
| 第3著者 所属（和/英） | 奈良先端科学技術大学院大学 (略称： 奈良先端大) Nara Institute of Science and Technology (略称： NAIST) |
| 第4著者 氏名（和/英/ヨミ） | 新谷 道広 / Michihiro Shintani / シンタニ ミチヒロ |
| 第4著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大) Kyoto Institute of Technology (略称： KIT) |
| 講演者 | 第1著者 |
| 発表日時 | 2023-03-01 13:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2022-76, HWS2022-47 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.402(VLD), no.403(HWS) |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2023-02-22 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]