| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-03-02 09:55 非同期式回路を用いた電源喪失対応VLSIシステムの実現 ○今井 雅（弘前大）  VLD2022-86 HWS2022-57 |
|
| 抄録 | （和） | 不揮発メモリを用いて電源喪失に対応するシステムが提案されているが、その実装には高いコストを必要 とする。本稿では、停電を検知したときに、最低限必要なデータのみを自動的に退避させ、別に用意されたボタン電 池などの電源で外部電源が復旧するまで値を保持し続けるシステムについて述べる。電源喪失はどのようなタイミン グで発生するか仮定できないため、非同期式回路技術により実現する。本稿では、提案されたシステムを実機により 測定・評価するため、東大 D.Lab のチップ試作サービスにより Rohm 0.18um プロセステクノロジを用いて設計した結 果について紹介する。 |
| （英） | Re-initialization free systems which contain nonvolatile memory have been proposed in order to cope with power-outage. However, their implementation requires high costs. This paper describes a system that automatically saves only the minimum necessary data to always-on storage elements which are served by a separately prepared coin-cell battery when a power failure is detected. The stored data are saved until the external power supply is restored. Since it is not possible to assume when a power loss will occur, it is implemented using asynchronous circuits. In this paper, the design results using Rohm 0.18um process technology through the chip prototyping service of the University of Tokyo D.Lab are also introduced. | |
| キーワード | （和） | 非同期式回路 / 不揮発メモリ / ASICチップ試作 / 電源喪失対応VLSI / / / / |
| （英） | Asynchronous Circuits / Nonvolatile Memory / ASIC Chip Prototyping / Power-outage Tolerant VLSI / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 402, VLD2022-86, pp. 79-84, 2023年3月. | |
| 資料番号 | VLD2022-86 | |
| 発行日 | 2023-02-22 (VLD, HWS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2022-86 HWS2022-57 |
|
| 研究会情報 | |
| 研究会 | HWS VLD |
| 開催期間 | 2023-03-01 - 2023-03-04 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2023-03-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 非同期式回路を用いた電源喪失対応VLSIシステムの実現 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of power-outage tolerant VLSI system using asynchronous circuits |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 非同期式回路 / Asynchronous Circuits |
| キーワード(2)（和/英） | 不揮発メモリ / Nonvolatile Memory |
| キーワード(3)（和/英） | ASICチップ試作 / ASIC Chip Prototyping |
| キーワード(4)（和/英） | 電源喪失対応VLSI / Power-outage Tolerant VLSI |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 今井 雅 / Masashi Imai / イマイ マサシ |
| 第1著者 所属（和/英） | 弘前大学 (略称： 弘前大) Hirosaki University (略称： Hirosaki Univ.) |
| 第2著者 氏名（和/英/ヨミ） | / / |
| 第2著者 所属（和/英） | (略称： ) (略称： ) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2023-03-02 09:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2022-86, HWS2022-57 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.402(VLD), no.403(HWS) |
| ページ範囲 | pp.79-84 |
| ページ数 | 6 |
| 発行日 | 2023-02-22 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]