| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-03-02 16:50 複数のインデクスにより競合性ミスを低減した圧縮キャッシュ ○深見 匡・高前田伸也（東大）  VLD2022-98 HWS2022-69 |
|
| 抄録 | （和） | メモリアクセスのレイテンシやバンド幅を改善する構造としてよく用いられるキャッシュはその容量がヒット率をはじめ性能に大きく影響するが，データを圧縮して格納することで実質的なキャッシュの容量を増加する手法が研究されている．圧縮によって多くのデータを格納するためにはより多くのタグが必要になるが，タグの容量の増加を抑える手段として隣接する複数のキャッシュブロックをまとめて一つのタグで管理する，スーパーブロックとよばれる構造による圧縮キャッシュの構成が提案されている．しかしこの手法で採用されるインデックスの性質上キャッシュブロックの圧縮率が小さい場合にウェイの競合を起こしやすく，キャッシュの実効容量に悪影響を与えることがある． 本研究では，データの圧縮可能性に応じて複数のインデックスを使い分けることにより，圧縮に伴うタグの容量の増加を軽減しつつも従来のデザインで起こりやすい競合性ミスを回避した新しいキャッシュの構成を提案する．提案した手法はシミュレータgem5によって性能を検証する．提案手法によってヒット率は最大$times 1.14$倍になり，実行時間は最大$3.3,%$改善した． |
| （英） | Cache memory is a common hardware mechanism that improves memory access performance. To enlarge cache capacity virtually, various cache compression techniques have been studied. A drawback of cache compression is that it inevitably causes an increase in tag stores. Thus, the ``superblock'' method has been proposed to minimize the tag area overhead. However, the superblock structure can have a negative impact on the cache performance. In this paper, we propose a compressed cache mechanism that mitigates super-block's downside. The proposed mechanism achieved up to $times 1.14$ higher hit rate from the baseline and execution time improvement of up to $3.3,%$. |
|
| キーワード | （和） | キャッシュメモリ / 圧縮キャッシュ / 競合性ミス / インデクス / / / / |
| （英） | Cache Memory / Compressed Cache / Conflict Miss / Indexing / / / / | |
| 文献情報 | 信学技報, vol. 122, no. 402, VLD2022-98, pp. 131-136, 2023年3月. | |
| 資料番号 | VLD2022-98 | |
| 発行日 | 2023-02-22 (VLD, HWS) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2022-98 HWS2022-69 |
|
| 研究会情報 | |
| 研究会 | HWS VLD |
| 開催期間 | 2023-03-01 - 2023-03-04 |
| 開催地（和） | 沖縄県青年会館 |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2023-03-HWS-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 複数のインデクスにより競合性ミスを低減した圧縮キャッシュ |
| サブタイトル（和） | |
| タイトル（英） | Reducing Conflict Misses with Multiple Indexings in Compressed Caches |
| サブタイトル（英） | |
| キーワード(1)（和/英） | キャッシュメモリ / Cache Memory |
| キーワード(2)（和/英） | 圧縮キャッシュ / Compressed Cache |
| キーワード(3)（和/英） | 競合性ミス / Conflict Miss |
| キーワード(4)（和/英） | インデクス / Indexing |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 深見 匡 / Tasuku Fukami / フカミ タスク |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 第2著者 氏名（和/英/ヨミ） | 高前田 伸也 / Shinya Takamaeda / タカマエダ シンヤ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2023-03-02 16:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2022-98, HWS2022-69 |
| 巻番号（vol） | vol.122 |
| 号番号（no） | no.402(VLD), no.403(HWS) |
| ページ範囲 | pp.131-136 |
| ページ数 | 6 |
| 発行日 | 2023-02-22 (VLD, HWS) |
[研究会発表申込システムのトップページに戻る]