講演抄録/キーワード |
講演名 |
2023-03-03 09:55
ボトルネック配線における配線可能性向上のための配線交差を考慮したトラック割当て法 ○谷口和弥・田湯 智・高橋篤司(東工大)・モロンゴ マチュー・南 誠・西岡克也(ジーダット) VLD2022-101 HWS2022-72 |
抄録 |
(和) |
性能仕様を満たすアナログ集積回路を低面積で実現する自動設計技術が求められている.本研究では,面積削減のボトルネックとなる配線領域で配線を上下層で並走させ面積削減を実現する「ボトルネック配線方式」において,配線交差によって定義されるネットクラスタ毎にトラック割当てを決定することで,従来アルゴリズムが許容解を生成する場合に加え,非許容解を生成する場合にも許容解を生成するアルゴリズムを提案する. |
(英) |
Design automation that realizes analog integrated circuits to meet performance specifications in a small area is desired. The proposed algorithm generates feasible solutions in cases that the conventional algorithm generates infeasible solutions in addition to cases that the conventional algorithm generates feasible solutions, by determining track assignments for each net cluster defined by the routing crossing relations in “Bottleneck Channel Routing” in which two wires go through a routing track in bottleneck region to reduce the layout area. |
キーワード |
(和) |
2層ボトルネック配線 / アナログ集積回路 / / / / / / |
(英) |
2-layer Bottleneck Routing / Analog VLSI / / / / / / |
文献情報 |
信学技報, vol. 122, no. 402, VLD2022-101, pp. 149-154, 2023年3月. |
資料番号 |
VLD2022-101 |
発行日 |
2023-02-22 (VLD, HWS) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2022-101 HWS2022-72 |