お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2023-06-08 15:35
SoC FPGAによる「RegNet」高速化手法の検討
田嶋夏己中西知嘉子阪工大RECONF2023-2
抄録 (和) 近年,AI技術が注目されている.しかし,AI処理は計算量が多く,性能の低いエッジ端末上で高速に推論処理を行うことは難しいという問題点がある.そこで,本研究では,エッジ端末としてSoC FPGAを採用し,高負荷なAI処理をFPGAで,その他の処理をCPUで行うことで,精度を保ったままFPGAとCPUの協調動作によって推論処理の高速化を行った.AIモデルとして「RegNet」を採用し,推論処理内の畳み込み演算を高速化する回路を開発した.また,ソフトウェア部ではメモリやデータの扱いを工夫することで,更なる高速化を行った.その結果,推論時間を約20.6倍高速化することが出来た. 
(英) In recent years, AI technology has attracted much attention. However, AI processing is computationally intensive, making it difficult to perform inference processing at high speed on low-performance edge terminals. In this study, we employed a SoC FPGA as an edge terminal, and performed heavy AI processing on the FPGA and other processing on the CPU to speed up the inference process by cooperative operation between the FPGA and CPU while maintaining accuracy. We developed a circuit to accelerate convolutional operations in the inference process. In the software part, further speed-up was achieved by devising the handling of memory and data. As a result, the inference time was improved by a factor of 20.6.
キーワード (和) FPGA / エッジAI / RegNet / / / / /  
(英) FPGA / edgeAI / RegNet / / / / /  
文献情報 信学技報, vol. 123, no. 71, RECONF2023-2, pp. 7-12, 2023年6月.
資料番号 RECONF2023-2 
発行日 2023-06-01 (RECONF) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
査読に
ついて
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります.
PDFダウンロード RECONF2023-2

研究会情報
研究会 RECONF  
開催期間 2023-06-08 - 2023-06-09 
開催地(和) 高知工科大学永国寺キャンパス 
開催地(英) Eikokuji Campus, Kochi University of Technology 
テーマ(和) リコンフィギャラブルシステム,一般 
テーマ(英) Reconfigurable system, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2023-06-RECONF 
本文の言語 日本語 
タイトル(和) SoC FPGAによる「RegNet」高速化手法の検討 
サブタイトル(和)  
タイトル(英) Investigation of "RegNet" acceleration method using SoC FPGA 
サブタイトル(英)  
キーワード(1)(和/英) FPGA / FPGA  
キーワード(2)(和/英) エッジAI / edgeAI  
キーワード(3)(和/英) RegNet / RegNet  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 田嶋 夏己 / Natsuki Tajima / タジマ ナツキ
第1著者 所属(和/英) 大阪工業大学 (略称: 阪工大)
Osaka Institute of Technology (略称: OIT)
第2著者 氏名(和/英/ヨミ) 中西 知嘉子 / Chikako Nakanishi / ナカニシ チカコ
第2著者 所属(和/英) 大阪工業大学 (略称: 阪工大)
Osaka Institute of Technology (略称: OIT)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2023-06-08 15:35:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2023-2 
巻番号(vol) vol.123 
号番号(no) no.71 
ページ範囲 pp.7-12 
ページ数
発行日 2023-06-01 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会