講演抄録/キーワード |
講演名 |
2023-06-08 15:35
SoC FPGAによる「RegNet」高速化手法の検討 ○田嶋夏己・中西知嘉子(阪工大) RECONF2023-2 |
抄録 |
(和) |
近年,AI技術が注目されている.しかし,AI処理は計算量が多く,性能の低いエッジ端末上で高速に推論処理を行うことは難しいという問題点がある.そこで,本研究では,エッジ端末としてSoC FPGAを採用し,高負荷なAI処理をFPGAで,その他の処理をCPUで行うことで,精度を保ったままFPGAとCPUの協調動作によって推論処理の高速化を行った.AIモデルとして「RegNet」を採用し,推論処理内の畳み込み演算を高速化する回路を開発した.また,ソフトウェア部ではメモリやデータの扱いを工夫することで,更なる高速化を行った.その結果,推論時間を約20.6倍高速化することが出来た. |
(英) |
In recent years, AI technology has attracted much attention. However, AI processing is computationally intensive, making it difficult to perform inference processing at high speed on low-performance edge terminals. In this study, we employed a SoC FPGA as an edge terminal, and performed heavy AI processing on the FPGA and other processing on the CPU to speed up the inference process by cooperative operation between the FPGA and CPU while maintaining accuracy. We developed a circuit to accelerate convolutional operations in the inference process. In the software part, further speed-up was achieved by devising the handling of memory and data. As a result, the inference time was improved by a factor of 20.6. |
キーワード |
(和) |
FPGA / エッジAI / RegNet / / / / / |
(英) |
FPGA / edgeAI / RegNet / / / / / |
文献情報 |
信学技報, vol. 123, no. 71, RECONF2023-2, pp. 7-12, 2023年6月. |
資料番号 |
RECONF2023-2 |
発行日 |
2023-06-01 (RECONF) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
査読に ついて |
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります. |
PDFダウンロード |
RECONF2023-2 |