お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2023-07-06 10:10
高位合成を用いたメモリアクセスと処理ステージのパイプライン化による高性能・省電力スプライト描画ハードウェアの開発
大谷優香山脇 彰九工大CAS2023-3 VLD2023-3 SIP2023-19 MSS2023-3
抄録 (和) ハードウェアの動的再構成可能なモバイル端末におけるゲームアプリ開発のための高位合成向け2Dスプライト描画のソフトウェアを開発する.高位合成が高性能かつ省電力なハードウェアを自動生成できるようハードウェアを考慮したソフトウェア記述法を提案する.提案法はメモリからスプライトと背景を同時に連続して読み出して合成しながら,合成結果をメモリに連続して書き出す.合成とメモリ書き込みは重複実行される.提案法によって高位合成された実ハードウェアは,対ソフトウェアで1.6倍の速度向上と16倍の電力効率を達成した. 
(英) A mobile terminal with hardware reconfigurability can achieve higher performance and lower power consumption by performing the high computational task as a hardware module. This paper develops an optimized software of 2D sprite drawing for high-level synthesis, HLS, to realize a game application on the proposed mobile terminal. The HLS can convert automatically from software to hardware module. A software description method is proposed to make the HLS generate a well-organized hardware module. Our proposal loads the sprite and background images simultaneously from the memory while compositing them. Then, the composited results are stored into the memory. In addition, the former and latter processes are overlapped. Experimental results measured on a real machine show that our high-level synthesized hardware can achieve a performance improvement of 1.6 times and a power efficiency of 16 times compared with a software execution.
キーワード (和) 高位合成 / スプライト / 描画 / ゲームライブラリ / FPGA / ソフトウェア / ハードウェア /  
(英) High-Level Synthesis (HLS) / Sprite / Drawing / Game library / FPGA / Software / Hardware /  
文献情報 信学技報, vol. 123, no. 97, CAS2023-3, pp. 10-15, 2023年7月.
資料番号 CAS2023-3 
発行日 2023-06-29 (CAS, VLD, SIP, MSS) 
ISSN Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CAS2023-3 VLD2023-3 SIP2023-19 MSS2023-3

研究会情報
研究会 MSS CAS SIP VLD  
開催期間 2023-07-06 - 2023-07-07 
開催地(和) 小樽商科大学 3号館 102教室 
開催地(英)  
テーマ(和) システムと信号処理および一般 
テーマ(英)  
講演論文情報の詳細
申込み研究会 CAS 
会議コード 2023-07-MSS-CAS-SIP-VLD 
本文の言語 日本語 
タイトル(和) 高位合成を用いたメモリアクセスと処理ステージのパイプライン化による高性能・省電力スプライト描画ハードウェアの開発 
サブタイトル(和)  
タイトル(英) Performance Improvement by Memory access and Process-level Pipelining for High-level Synthesized Sprite Drawing Hardware 
サブタイトル(英)  
キーワード(1)(和/英) 高位合成 / High-Level Synthesis (HLS)  
キーワード(2)(和/英) スプライト / Sprite  
キーワード(3)(和/英) 描画 / Drawing  
キーワード(4)(和/英) ゲームライブラリ / Game library  
キーワード(5)(和/英) FPGA / FPGA  
キーワード(6)(和/英) ソフトウェア / Software  
キーワード(7)(和/英) ハードウェア / Hardware  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 大谷 優香 / Yuka Otani / オオタニ ユウカ
第1著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyutech)
第2著者 氏名(和/英/ヨミ) 山脇 彰 / Akira Yamawaki / ヤマワキ アキラ
第2著者 所属(和/英) 九州工業大学 (略称: 九工大)
Kyushu Institute of Technology (略称: Kyutech)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2023-07-06 10:10:00 
発表時間 20分 
申込先研究会 CAS 
資料番号 CAS2023-3, VLD2023-3, SIP2023-19, MSS2023-3 
巻番号(vol) vol.123 
号番号(no) no.97(CAS), no.98(VLD), no.99(SIP), no.100(MSS) 
ページ範囲 pp.10-15 
ページ数
発行日 2023-06-29 (CAS, VLD, SIP, MSS) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会