| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-08-04 18:20 RISC-V MPUおよびSLM再構成ロジックを混載した「SLMLET」チップの電力評価 矢内洋祐（慶大）・○小島拓也（東大/JSTさきがけ）・奥原 颯（シンガポール国立大）・天野英晴（慶大）・久我守弘・飯田全広（熊本大）  CPSY2023-25 DC2023-25 |
|
| 抄録 | （和） | 近年、IoT エッジでの処理を必要とする機会が増加している。そのソリューションとして、従来の CPUやFPGA、ASIC だけでなく、CPU と同じシリコンに混載することが出来る eFPGA を用いた SoC が注目を集めている。 我々はそれを踏まえ、RISC-V のマイクロプロセッサ IP、eFPGA として熊本大学が開発している SLM(Scalable Logic Module) 再構成ロジック、そしてスケーラビリティ確保のための高速 I/F を混載した小型・低消費電力な IoT エッジデバイス向け SoCである SLMLET を開発し、USJC 55nm プロセスを使用して製造した。 本稿ではこのチップおよび製造に用いたプロセスの特徴を紹介し、実チップを用いた評価として、リーク電力及び実際にチップに負荷を掛けた際の消費電力を示す。その結果、駆動周波数に応じて電圧だけでなく適切なボディバイアス設定を行うことで消費電力の大幅な削減を行うことが可能であることを確認し、チップのリーク電力では VDD 0.55V、バックバイアス-0.4V 時で約 2.5mW を、また CPU 部と I/F 部に負荷を掛けた状態でのパッケージ電力においても、クロック 30MHz、VDD 0.55V、バックバイアス-0.4V 時に約 17.7mW を実現できることを確認した。 |
| （英） | In recent years, opportunities requiring processing at the IoT edge have been increasing. As a solution, not only conventional CPUs, FPGAs, and ASICs, SoCs using eFPGAs, which can be embedded in the same silicon as CPUs, are attracting attention. Based on this, we have developed SLMLET, a compact and low-power-consumption SoC for IoT edge devices that combines RISC-V microprocessor IP, SLM (Scalable Logic Module) reconfiguration logic developed by Kumamoto University as an eFPGA, and high-speed Interface to ensure scalability. SLMLET, a SoC for small and low-power IoT edge devices, was developed and manufactured using the USJC 55nm process. This paper introduces the features of this chip and the process used to manufacture it, and shows the leakage power and power consumption when the chip is actually loaded as an evaluation using an actual chip. As a result, we confirmed that it is possible to significantly reduce power consumption by setting not only the voltage but also the appropriate body bias according to the drive frequency, and we also confirmed that the leakage power of the chip is about 2.5mW at 0.55V VDD and -0.4V back bias, and that the package power of the chip with the CPU and I/F parts loaded is about 30MHz. In addition, it was also confirmed that the package power of the chip can be approximately 17.7mW at 30MHz clock, VDD 0.55V, and back bias -0.4V when the CPU and I/F parts are loaded. |
|
| キーワード | （和） | RISC-V / eFPGA / SLM細粒度構成ロジック / Mixed SoC / / / / |
| （英） | / / / / / / / | |
| 文献情報 | 信学技報, vol. 123, no. 145, CPSY2023-25, pp. 100-105, 2023年8月. | |
| 資料番号 | CPSY2023-25 | |
| 発行日 | 2023-07-26 (CPSY, DC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2023-25 DC2023-25 |
|
| 研究会情報 | |
| 研究会 | CPSY DC IPSJ-ARC |
| 開催期間 | 2023-08-02 - 2023-08-04 |
| 開催地（和） | 函館アリーナ |
| 開催地（英） | Hakodate Arena |
| テーマ（和） | SWoPP2023: 並列／分散／協調システムとディペンダブルコンピューティングおよび一般 |
| テーマ（英） | SWoPP2023: Parallel, Distributed and Cooperative Processing Systems and Dependable Computing |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2023-08-CPSY-DC-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | RISC-V MPUおよびSLM再構成ロジックを混載した「SLMLET」チップの電力評価 |
| サブタイトル（和） | |
| タイトル（英） | Power Evaluation of "SLMLET" Chip with Mixed RISC-V MP and SLM Reconfiguration Logic |
| サブタイトル（英） | |
| キーワード(1)（和/英） | RISC-V / |
| キーワード(2)（和/英） | eFPGA / |
| キーワード(3)（和/英） | SLM細粒度構成ロジック / |
| キーワード(4)（和/英） | Mixed SoC / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 矢内 洋祐 / Yosuke Yanai / ヤナイ ヨウスケ |
| 第1著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小島 拓也 / Takuya Kojima / コジマ タクヤ |
| 第2著者 所属（和/英） | 東京大学/JSTさきがけ (略称： 東大/JSTさきがけ) Tokyo University/JST PRESTO (略称： Tokyo Univ./JST PRESTO) |
| 第3著者 氏名（和/英/ヨミ） | 奥原 颯 / Hayate Okuhara / オクハラ ハヤテ |
| 第3著者 所属（和/英） | シンガポール国立大学 (略称： シンガポール国立大) National University of Singapore (略称： NUS) |
| 第4著者 氏名（和/英/ヨミ） | 天野 英晴 / Hideharu Amano / アマノ ヒデハル |
| 第4著者 所属（和/英） | 慶應義塾大学 (略称： 慶大) Keio University (略称： Keio Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 久我 守弘 / Morihiro Kuga / クガ モリヒロ |
| 第5著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第6著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第6著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第2著者 |
| 発表日時 | 2023-08-04 18:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2023-25, DC2023-25 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | no.145(CPSY), no.146(DC) |
| ページ範囲 | pp.100-105 |
| ページ数 | 6 |
| 発行日 | 2023-07-26 (CPSY, DC) |
[研究会発表申込システムのトップページに戻る]