| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2023-08-04 15:35 データ転送効率に優れたメニーコア実装を目指したRISC-V ISAの拡張に関する研究 ○西村 将・譚 煜希・山口佳樹（筑波大）  RECONF2023-16 |
|
| 抄録 | （和） | メニーコアプロセッサにおいて，演算器の利用効率とユーザビリティ両立の困難，メモリ帯域幅の不足は主要な課題である．我々はこれまでに，DIMD (Dual Instruction Multiple-Data)と呼ばれるSIMDとMIMDの中間的な性質を持つ処理形式をメニーコアプロセッサに導入し，演算効率の向上を確認した． 本稿では相互結合網や，HBMを主軸とするメモリ階層構造を導入し，メニーコアプロセッサにおいて高いデータ転送効率の実現を目指す．その際，RISC-V ISAをPE (Processing Element) のISAとして採用し，独自に定義した拡張命令セットによって各種データ交換をサポートする． インターコネクトの形状に関しても改良を行い，更なる大規模メニーコア化の余地を確認する． |
| （英） | The difficulty of balancing usability and efficient use of PEs and insufficient memory bandwidth are major issues for many-core processors. We have introduced DIMD (Dual Instruction Multiple-Data), a processing format with characteristics intermediate between SIMD and MIMD, to many-core processors, and confirmed the improvement of computational efficiency. In this paper, we aim to achieve high data transfer efficiency on many-core processors by introducing a interconnect and a memory hierarchical structure based on HBM. The RISC-V ISA is adopted as the ISA of the PE (Processing Element), and various data exchanges are supported by a custom instruction set. Interconnect topology will also be improved to confirm the feasibility of even larger-scale many-core processors. |
|
| キーワード | （和） | メニーコアプロセッサ / マイクロアーキテクチャ / SIMD / DIMD / RISC-V ISA / FPGA / HBM / |
| （英） | many-core processor / micro architecture / SIMD / DIMD / RISC-V ISA / FPGA / HBM / | |
| 文献情報 | 信学技報, vol. 123, no. 151, RECONF2023-16, pp. 13-18, 2023年8月. | |
| 資料番号 | RECONF2023-16 | |
| 発行日 | 2023-07-28 (RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | RECONF2023-16 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2023-08-04 - 2023-08-04 |
| 開催地（和） | 函館アリーナ |
| 開催地（英） | Hakodate Arena |
| テーマ（和） | 2023年並列／分散／協調処理に関するサマー・ワークショップ（SWoPP 2023） |
| テーマ（英） | SWoPP2023: Parallel, Distributed and Cooperative Processing Systems and Dependable Computing |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2023-08-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | データ転送効率に優れたメニーコア実装を目指したRISC-V ISAの拡張に関する研究 |
| サブタイトル（和） | |
| タイトル（英） | Improving Data Transfer Efficiency in Many-Core Systems with a RISC-V ISA Extension |
| サブタイトル（英） | |
| キーワード(1)（和/英） | メニーコアプロセッサ / many-core processor |
| キーワード(2)（和/英） | マイクロアーキテクチャ / micro architecture |
| キーワード(3)（和/英） | SIMD / SIMD |
| キーワード(4)（和/英） | DIMD / DIMD |
| キーワード(5)（和/英） | RISC-V ISA / RISC-V ISA |
| キーワード(6)（和/英） | FPGA / FPGA |
| キーワード(7)（和/英） | HBM / HBM |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 西村 将 / Masaru Nishimura / ニシムラ マサル |
| 第1著者 所属（和/英） | 筑波大学 (略称： 筑波大) University of Tsukuba (略称： Tsukuba Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 譚 煜希 / Yuxi Tan / |
| 第2著者 所属（和/英） | 筑波大学 (略称： 筑波大) University of Tsukuba (略称： Tsukuba Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 山口 佳樹 / Yoshiki Yamaguchi / ヤマグチ ヨシキ |
| 第3著者 所属（和/英） | 筑波大学 (略称： 筑波大) University of Tsukuba (略称： Tsukuba Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2023-08-04 15:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2023-16 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | no.151 |
| ページ範囲 | pp.13-18 |
| ページ数 | 6 |
| 発行日 | 2023-07-28 (RECONF) |
[研究会発表申込システムのトップページに戻る]