講演抄録/キーワード |
講演名 |
2023-09-14 16:40
ベクトルレジスタ共有機構による高速データ転送を活用したハードウェア・アクセラレータの実装と評価 ○赤松 豪・田中友章(東京農工大)・田中清史(北陸先端大)・長名保範(熊本大)・三好健文(わさらぼ)・多田十兵衛(山形大)・中條拓伯(東京農工大) RECONF2023-24 |
抄録 |
(和) |
ベクトルプロセッサは多数のデータのロード,演算の並列実行が可能である.
アクセラレータへの高速なデータ転送方法として本研究室から提案されたベクトルレジスタ共有機構は,アクセラレータをメモリではなくベクトルプロセッサ内のベクトルレジスタと直接接続する.
本稿では,RISC-V V拡張に対応したベクトルプロセッサを用いて,シミュレーションによるベクトルレジスタ共有機構の有効性の検証を行う. |
(英) |
Vector processors can load lots of data and perform operations in parallel.
The Vector Register Sharing Mechanism, proposed by our laboratory for faster data transfer to accelerators, directly connects accelerators to vector registers in a vector processor instead of memory.
In this paper, we verify the effectiveness of the V.R. Sharing Mechanism by simulation. |
キーワード |
(和) |
RISC-V / ベクタアーキテクチャ / ハードウェアアクセラレーション / / / / / |
(英) |
RISC-V / Vector Architecture / Hardware Acceleration / / / / / |
文献情報 |
信学技報, vol. 123, no. 191, RECONF2023-24, pp. 18-19, 2023年9月. |
資料番号 |
RECONF2023-24 |
発行日 |
2023-09-07 (RECONF) |
ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
査読に ついて |
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります. |
PDFダウンロード |
RECONF2023-24 |