| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-01-29 17:00 テスタ測定とデータ分析を考慮した評価チップ仕様導出例の紹介 ～ ラッチベース回路とフリップフロップベース回路の比較評価向け ～ ○谷本匡亮・平賀啓三・加藤俊彦・別所和宏・清水俊雅（ソニーセミコンダクタソリューションズ）  VLD2023-90 RECONF2023-93 |
|
| 抄録 | （和） | 同期式論理回路では，ラッチベース回路の低電力や高速動作特性でのフリップフロップベース回路に対する優位性がしばしば議論される．シミュレーションでの報告はあるが，実デバイスでの比較結果は知る限りない．シミュレーション評価では任意の観測点を設けることが可能だが、実デバイス評価ではその実現は一般に困難であるため、入出力動作のみを対象とした評価とせざるを得ない。そこで本稿では，入出力動作のみで特性比較を可能とすることを目的に、テスタ測定とデータ分析を考慮して導出した仕様とその評価チップについて述べる． |
| （英） | As a synchronous logic circuit, it is often argued that latch-based circuits are superior to flip-flop circuits in terms of low power consumption and high-speed frequency characteristics. There are reports on simulations, but as far as we know, there are no comparison results with actual chips. Although it is possible to set any observation point in simulation evaluation, this is generally difficult to achieve in actual chip evaluation, so it is necessary to evaluate only input/output operations. Therefore, in this article, for the purpose of comparing characteristics based only on input/output operations, we will explain the specifications and evaluation chips that were derived by taking tester measurements and data analysis into consideration. | |
| キーワード | （和） | フリップフロップベース回路 / ラッチベース回路 / テスタ測定 / データパイプライン / データ分析 / / / |
| （英） | Flip-flop based circuits / Latch-based circuits / Tester measurement / Data pipeline / Data analysis / / / | |
| 文献情報 | 信学技報, vol. 123, no. 373, VLD2023-90, pp. 59-64, 2024年1月. | |
| 資料番号 | VLD2023-90 | |
| 発行日 | 2024-01-22 (VLD, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2023-90 RECONF2023-93 |
|
| 研究会情報 | |
| 研究会 | RECONF VLD |
| 開催期間 | 2024-01-29 - 2024-01-30 |
| 開催地（和） | 新川崎 創造のもり AIRBIC 会議室1～4 |
| 開催地（英） | AIRBIC Meeting Room 1-4 |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2024-01-RECONF-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | テスタ測定とデータ分析を考慮した評価チップ仕様導出例の紹介 |
| サブタイトル（和） | ラッチベース回路とフリップフロップベース回路の比較評価向け |
| タイトル（英） | Derivation of an Evaluation Chip Spec suitable for Tester and Data Analysis |
| サブタイトル（英） | Toward comparative evaluation of latch-based and flip-flop-based circuits |
| キーワード(1)（和/英） | フリップフロップベース回路 / Flip-flop based circuits |
| キーワード(2)（和/英） | ラッチベース回路 / Latch-based circuits |
| キーワード(3)（和/英） | テスタ測定 / Tester measurement |
| キーワード(4)（和/英） | データパイプライン / Data pipeline |
| キーワード(5)（和/英） | データ分析 / Data analysis |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 谷本 匡亮 / Tadaaki Tanimoto / タニモト タダアキ |
| 第1著者 所属（和/英） | ソニーセミコンダクタソリューションズ株式会社 (略称： ソニーセミコンダクタソリューションズ) Sony Semiconductor Solutions, Corporation (略称： Sony Semiconductor Solutions) |
| 第2著者 氏名（和/英/ヨミ） | 平賀 啓三 / Keizo Hiraga / ヒラガ ケイゾウ |
| 第2著者 所属（和/英） | ソニーセミコンダクタソリューションズ株式会社 (略称： ソニーセミコンダクタソリューションズ) Sony Semiconductor Solutions, Corporation (略称： Sony Semiconductor Solutions) |
| 第3著者 氏名（和/英/ヨミ） | 加藤 俊彦 / Toshihiko Katou / カトウ トシヒコ |
| 第3著者 所属（和/英） | ソニーセミコンダクタソリューションズ株式会社 (略称： ソニーセミコンダクタソリューションズ) Sony Semiconductor Solutions, Corporation (略称： Sony Semiconductor Solutions) |
| 第4著者 氏名（和/英/ヨミ） | 別所 和宏 / Kazuhiro Bessho / ベッショ カズヒロ |
| 第4著者 所属（和/英） | ソニーセミコンダクタソリューションズ株式会社 (略称： ソニーセミコンダクタソリューションズ) Sony Semiconductor Solutions, Corporation (略称： Sony Semiconductor Solutions) |
| 第5著者 氏名（和/英/ヨミ） | 清水 俊雅 / Toshimasa Shimizu / シミズ トシマサ |
| 第5著者 所属（和/英） | ソニーセミコンダクタソリューションズ株式会社 (略称： ソニーセミコンダクタソリューションズ) Sony Semiconductor Solutions, Corporation (略称： Sony Semiconductor Solutions) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-01-29 17:00:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2023-90, RECONF2023-93 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | no.373(VLD), no.374(RECONF) |
| ページ範囲 | pp.59-64 |
| ページ数 | 6 |
| 発行日 | 2024-01-22 (VLD, RECONF) |
[研究会発表申込システムのトップページに戻る]