| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-01-30 13:45 汎用高位合成系を用いたバイナリ合成における外部メモリアクセスの実装 ○岸本 匠・石浦菜岐佐（関西学院大）  VLD2023-95 RECONF2023-98 |
|
| 抄録 | （和） | 本稿では, 汎用高位合成系を用いたバイナリ合成における外部メモリアクセスの実装を提案する. バイナリ合成は機械語プログラムからハードウェア設計記述を生成する手法であり, アセンブリプログラムやインラインアセンブリを含むプログラムからのハードウェア合成が可能である. 中道らはバイナリ合成系の容易な実装法として, 機械語プログラムをCプログラムに変換し, これを汎用の高位合成によりハードウェア化する手法を提案している. しかしこの手法ではデータメモリを合成したハードウェアの内部に実装しているため, 他のハードウェアとのメモリ共有や, メモリマップトI/Oに対応できないという課題がある. 本稿では中道らのバイナリ合成手法において, ポートを介した外部メモリへのアクセスを可能にするとともに, 共有領域のみを外部メモリに実装する手法や, メモリマップトI/Oを実装する手法を提案する. 本手法に基づくバイナリ合成法でRISC-V機械語プログラムからハードウェアを合成した結果, 内部にメモリを実装した場合と比べ, 回路規模, 実行サイクル数とも大きなオーバヘッドなく外部メモリアクセスとメモリマップトI/Oを実現できた. |
| （英） | In this article, we present a method for implementing external memory access within the context of binary synthesis utilizing commercial high-level synthesis systems. Binary synthesis, which translates binary program codes into hardware designs, enables synthesis of hardware from programs using assembly or inline assembly. Nakamichi et al. has proposed an approach for facilitating implementation of binary synthezers, in which binary programs are once translated into C programs and then processed by a high-level synthezer. However, binary synthesizers developed so far using this method embed memory within the synthesized hardware, thereby impeding data sharing among various hardware components and memory-mapped I/O. This paper aims to enhance Nakamichi's method to enable external memory access through I/O ports of synthesized hardware, facilitating memory-mapped I/O as well. A binary synthesizer, implemented based on the proposed method, demonstrates that external memory access and memory-mapped I/O are achievable without incurring significant overhead in terms of circuit size and execution cycle count. | |
| キーワード | （和） | バイナリ合成 / 高位合成 / RISC-V / ISA / 組み込みシステム / / / |
| （英） | Binary synthesis / High-level synthesis / RISC-V / ISA / Embedded system / / / | |
| 文献情報 | 信学技報, vol. 123, no. 373, VLD2023-95, pp. 87-92, 2024年1月. | |
| 資料番号 | VLD2023-95 | |
| 発行日 | 2024-01-22 (VLD, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2023-95 RECONF2023-98 |
|
| 研究会情報 | |
| 研究会 | RECONF VLD |
| 開催期間 | 2024-01-29 - 2024-01-30 |
| 開催地（和） | 新川崎 創造のもり AIRBIC 会議室1～4 |
| 開催地（英） | AIRBIC Meeting Room 1-4 |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2024-01-RECONF-VLD |
| 本文の言語 | 日本語 |
| タイトル（和） | 汎用高位合成系を用いたバイナリ合成における外部メモリアクセスの実装 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of External Memory Access for Binary Synthesis Using General-Purpose High-Level Synthesizer |
| サブタイトル（英） | |
| キーワード(1)（和/英） | バイナリ合成 / Binary synthesis |
| キーワード(2)（和/英） | 高位合成 / High-level synthesis |
| キーワード(3)（和/英） | RISC-V / RISC-V |
| キーワード(4)（和/英） | ISA / ISA |
| キーワード(5)（和/英） | 組み込みシステム / Embedded system |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 岸本 匠 / Sho Kishimoto / キシモト ショウ |
| 第1著者 所属（和/英） | 関西学院大学 (略称： 関西学院大) Kwansei Gakuin University (略称： Kwansei Gakuin Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 石浦 菜岐佐 / Nagisa Ishiukra / イシウラ ナギサ |
| 第2著者 所属（和/英） | 関西学院大学 (略称： 関西学院大) Kwansei Gakuin University (略称： Kwansei Gakuin Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-01-30 13:45:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2023-95, RECONF2023-98 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | no.373(VLD), no.374(RECONF) |
| ページ範囲 | pp.87-92 |
| ページ数 | 6 |
| 発行日 | 2024-01-22 (VLD, RECONF) |
[研究会発表申込システムのトップページに戻る]