| 講演抄録/キーワード |
| 講演名 |
2024-02-28 10:55
DICEを基にしたエッジトリガ型耐ソフトエラーD-FFを用いたシステム設計 ○難波一輝(千葉大) DC2023-95 |
| 抄録 |
(和) |
近年の VLSI の微細化は,放射線起因のソフトエラーの影響を深刻化している.
そしてそのため,多くの耐ソフトエラーフリップフロップの設計が研究されている.
その1種である,DICE (Dual Interlocked Storage Cell) を基にした非同期 RS ラッチを
用いたエッジトリガー型耐ソフトエラー Dフリップフロップについて,
本稿では,その有用性を検証する実験を行っている.
具体的に,45 nm テクノロジーを用いてライブラリを作り,Design compiler を用いて
ISCAS 89 ベンチマーク回路を論理合成している.そして,
例えば s838.1 について,クロック周期を 0.43 ns に設定し論理合成を行ったとき,
面積が 4.2% 削減できるなど,有用性を裏付ける結果を得ている. |
| (英) |
The recent miniaturization of VLSI has made the effects of
radiation-induced soft errors more serious.
From this, many soft-error tolerant flip-flops have been presented.
The authors presented an edge-triggered soft-error tolerant flip-flop
using an asynchronous RS latch based on a DICE (Dual Interlocked Storage Cell)
as one of them in past work.
This paper has given experimental results to verify its usefulness.
The experimentation built a library using 45 nm technology and then
synthesized ISCAS 89 benchmark circuit with the Design compiler.
Then, the results gave evidence about the usefulness of the edge-triggered FF.
For example, it reduced the area by 4.2% for s838.1 and the clock period of 0.43 ns. |
| キーワード |
(和) |
ソフトエラー / DICE (Dual Interlocked Storage Cell) / エッジトリガー型 Dフリップフロップ / / / / / |
| (英) |
soft error / DICE (Dual Interlocked Storage Cell) / edge triggered D-flip flop / / / / / |
| 文献情報 |
信学技報, vol. 123, no. 389, DC2023-95, pp. 7-10, 2024年2月. |
| 資料番号 |
DC2023-95 |
| 発行日 |
2024-02-21 (DC) |
| ISSN |
Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
| PDFダウンロード |
DC2023-95 |