| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-02-29 11:15 Design of RISC-V SoC with Post-quantum Encryption Algorithm Acceleration ○Jiyuan Xin・Makoto Ikeda（UTokyo）  VLD2023-110 HWS2023-70 ICD2023-99 |
|
| 抄録 | （和） | (まだ登録されていません) |
| （英） | The foundational elements of the Internet of Things (IoT) are increasingly intricate and robust Systems-on-Chips (SoCs) seamlessly linked through advanced networks. This interconnected infrastructure serves as the catalyst for digital transformation across diverse domains, including industry automation, automotive, avionics, and healthcare. Also, because of the emergence of open-source RISC-V, anyone can design processors based on own needs for free, which leads SoC development more vigorous. However, the foreseeable advent of quantum computers introduces a looming risk to communication security. In the field of public-key cryptography, there is concern that existing public-key cryptography, will be compromised by quantum computers. For this reason, many studies are progressing on post-quantum cryptography (PQC), which is cryptography that cannot be solved in polynomial time, even by a quantum computer. In this paper, we proposed a RISC-V co-processor embedded with PQC algorithm hardware accelerator, which could significantly improve the speed of cryptographic computation on it. | |
| キーワード | （和） | / / / / / / / |
| （英） | RISC-V / Public Key Encryption / Post-quantum Encryption / Hardware Accelerator / / / / | |
| 文献情報 | 信学技報, vol. 123, no. 392, ICD2023-99, pp. 66-71, 2024年2月. | |
| 資料番号 | ICD2023-99 | |
| 発行日 | 2024-02-21 (VLD, HWS, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2023-110 HWS2023-70 ICD2023-99 |
|
| 研究会情報 | |
| 研究会 | VLD HWS ICD |
| 開催期間 | 2024-02-28 - 2024-03-02 |
| 開催地（和） | 沖縄県男女共同参画センター【てぃるる】会議室１・２・３ |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2024-02-VLD-HWS-ICD |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | Design of RISC-V SoC with Post-quantum Encryption Algorithm Acceleration |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / RISC-V |
| キーワード(2)（和/英） | / Public Key Encryption |
| キーワード(3)（和/英） | / Post-quantum Encryption |
| キーワード(4)（和/英） | / Hardware Accelerator |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 信 紀元 / Jiyuan Xin / シン キゲン |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 第2著者 氏名（和/英/ヨミ） | 池田 誠 / Makoto Ikeda / マコト イケダ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-02-29 11:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | VLD2023-110, HWS2023-70, ICD2023-99 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | no.390(VLD), no.391(HWS), no.392(ICD) |
| ページ範囲 | pp.66-71 |
| ページ数 | 6 |
| 発行日 | 2024-02-21 (VLD, HWS, ICD) |
[研究会発表申込システムのトップページに戻る]