| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-03-01 16:20 高速なSPHINCS+署名生成のための効率的なハードウェア設計 ○竹島優太・池田 誠（東大）  VLD2023-132 HWS2023-92 ICD2023-121 |
|
| 抄録 | （和） | 本研究では，量子コンピュータの登場により従来の暗号体系が直面する新たな脅威に対応するため，耐量子計算機暗号の一つであるSPHINCS+の処理速度向上に焦点を当てた．SPHINCS+はハッシュベースのデジタル署名アルゴリズムであり，その堅牢性から標準化が進んでいるが，比較的処理速度が遅いという課題がある．これは，リアルタイム性が求められるアプリケーションでの採用を制限する可能性がある．そこで，低レイテンシなハードウェア設計によって，SPHINCS+の処理速度を向上させる方法について述べる．具体的には，複数のthash演算器を用いて，FORS署名生成を高速化するアーキテクチャを提案し，2コアから20コアまでのスケールでその効果を検証した．2コアで他の実装と同程度の面積となり19倍高速に計算可能なことを示した．さらに，コアを増やすと面積遅延時間積が小さくなり，8コアで他の実装に対して25倍の効率になることを確認した． |
| （英） | This study addresses the challenges traditional cryptographic systems face with the advent of quantum computers by focusing on improving the processing speed of SPHINCS+, a hash-based digital signature algorithm. Despite its robustness and ongoing standardization, SPHINCS+ suffers from slow processing speeds, potentially limiting its real-time application use. By proposing a low-latency hardware design that utilizes multiple thash operators to accelerate FORS signature generation, the study demonstrates that increasing core counts can significantly reduce latency and the area-delay product, making this approach faster compared to other hardware implementations. | |
| キーワード | （和） | SPHINCS+ / ハッシュベース署名 / 耐量子計算機暗号 / ハードウェア / / / / |
| （英） | SPHINCS+ / hash-based signature / Post-Quantum Cryptography / hardware / / / / | |
| 文献情報 | 信学技報, vol. 123, no. 391, HWS2023-92, pp. 173-177, 2024年2月. | |
| 資料番号 | HWS2023-92 | |
| 発行日 | 2024-02-21 (VLD, HWS, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2023-132 HWS2023-92 ICD2023-121 |
|
| 研究会情報 | |
| 研究会 | VLD HWS ICD |
| 開催期間 | 2024-02-28 - 2024-03-02 |
| 開催地（和） | 沖縄県男女共同参画センター【てぃるる】会議室１・２・３ |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | HWS |
| 会議コード | 2024-02-VLD-HWS-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | 高速なSPHINCS+署名生成のための効率的なハードウェア設計 |
| サブタイトル（和） | |
| タイトル（英） | An Efficient Hardware Approach for High-Speed SPHINCS+ Signature Generation |
| サブタイトル（英） | |
| キーワード(1)（和/英） | SPHINCS+ / SPHINCS+ |
| キーワード(2)（和/英） | ハッシュベース署名 / hash-based signature |
| キーワード(3)（和/英） | 耐量子計算機暗号 / Post-Quantum Cryptography |
| キーワード(4)（和/英） | ハードウェア / hardware |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 竹島 優太 / Yuta Takeshima / タケシマ ユウタ |
| 第1著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： The Univ. of Tokyo) |
| 第2著者 氏名（和/英/ヨミ） | 池田 誠 / Makoto Ikeda / イケダ マコト |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： The Univ. of Tokyo) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-03-01 16:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | HWS |
| 資料番号 | VLD2023-132, HWS2023-92, ICD2023-121 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | no.390(VLD), no.391(HWS), no.392(ICD) |
| ページ範囲 | pp.173-177 |
| ページ数 | 5 |
| 発行日 | 2024-02-21 (VLD, HWS, ICD) |
[研究会発表申込システムのトップページに戻る]