| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-03-01 14:50 電源TSVのテストにおけるサンプリングによる欠陥カバレッジ推定 ○蜂屋孝太郎・川上雄大（帝平大）  VLD2023-129 HWS2023-89 ICD2023-118 |
|
| 抄録 | （和） | 3D-ICの電源TSV（Through Silicon Via）のテストとして、TSV直下に電源パッドを配置して電源パッド間の抵抗を測定することで、オープン欠陥を検出する手法が提案されている。このテストの欠陥カバレッジを把握するためには、パッド間抵抗を求める回路シミュレーションを繰り返す必要があるため時間がかかる。そこで本論文では、サンプリングにより欠陥カバレッジを推定する方法を提案し、その高速化を図った。実験条件では，1/10の計算量，信頼区間幅6.2〜10.8%で欠陥カバー率を推定できた。 |
| （英） | As a test for power TSVs (Through Silicon Via) in 3D-IC, a method has been proposed to detect open defects by placing power pads directly under the TSVs and measuring the resistance between the power pads. Determining this test's defect coverage is time-consuming because it requires repeated circuit simulations to determine the resistance between the pads. Therefore, this paper proposes a method to estimate the defect coverage by sampling to speed up the process. Under experimental conditions, we could estimate the defect coverage with 1/10th of the computational complexity and a confidence interval width of 6.2-10.8%. | |
| キーワード | （和） | 3次元集積回路 / シリコン貫通ビア / オープン欠陥 / 欠陥カバレッジ / 信頼区間 / / / |
| （英） | 3D integrated circuits / through silicon via / open defect / defect coverage / confidence interval / / / | |
| 文献情報 | 信学技報, vol. 123, no. 390, VLD2023-129, pp. 157-160, 2024年2月. | |
| 資料番号 | VLD2023-129 | |
| 発行日 | 2024-02-21 (VLD, HWS, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2023-129 HWS2023-89 ICD2023-118 |
|
| 研究会情報 | |
| 研究会 | VLD HWS ICD |
| 開催期間 | 2024-02-28 - 2024-03-02 |
| 開催地（和） | 沖縄県男女共同参画センター【てぃるる】会議室１・２・３ |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2024-02-VLD-HWS-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | 電源TSVのテストにおけるサンプリングによる欠陥カバレッジ推定 |
| サブタイトル（和） | |
| タイトル（英） | Defect Coverage Estimation by Sampling in Testing Power TSV |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 3次元集積回路 / 3D integrated circuits |
| キーワード(2)（和/英） | シリコン貫通ビア / through silicon via |
| キーワード(3)（和/英） | オープン欠陥 / open defect |
| キーワード(4)（和/英） | 欠陥カバレッジ / defect coverage |
| キーワード(5)（和/英） | 信頼区間 / confidence interval |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 蜂屋 孝太郎 / Koutaro Hachiya / ハチヤ コウタロウ |
| 第1著者 所属（和/英） | 帝京平成大学 (略称： 帝平大) Teikyo Heisei University (略称： THU) |
| 第2著者 氏名（和/英/ヨミ） | 川上 雄大 / Yudai Kawakami / カワカミ ユウダイ |
| 第2著者 所属（和/英） | 帝京平成大学 (略称： 帝平大) Teikyo Heisei University (略称： THU) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-03-01 14:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2023-129, HWS2023-89, ICD2023-118 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | no.390(VLD), no.391(HWS), no.392(ICD) |
| ページ範囲 | pp.157-160 |
| ページ数 | 4 |
| 発行日 | 2024-02-21 (VLD, HWS, ICD) |
[研究会発表申込システムのトップページに戻る]