| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-03-02 12:05 GF(2^m)上の算術演算順序回路の計算機代数に基づく形式検証に関する検討 ○迫田一歩（SCU/神戸大）・植村泰佳（SCU）・本間尚文（東北大）  VLD2023-140 HWS2023-100 ICD2023-129 |
|
| 抄録 | （和） | 本稿では，計算機代数に基づく算術演算回路の形式的検証手法について述べる．これまで，ガロア体GF(2^m)上の算術演算回路を対象として，その仕様記述と回路ネットリストの等価性を計算機代数により検証する手法が報告されている．しかし従来手法では，組み合わせ回路のみが対象となっており，制御に係る状態（閉路）を含む順序回路への適用は困難とされていた．これに対して本稿では，組み合わせ回路に加えて周辺の制御等に係る順序回路も含む算術演算順序回路の等価性検証を可能とする拡張を提案する．順序回路型のGF(2^m)乗算器（SMPO: Squential Multipliers with Parallel Output）を対象とした検証実験を通して，提案手法が実用的な規模の算術演算順序回路の検証を実現できることを示す． |
| （英） | This paper describes a formal verification method for arithmetic circuits based on computer algebra. Conventional methods usually target only combinational circuits and have difficulty in applying to sequential circuits including control states. In this paper, we discuss an extension to enable the formal verification of such arithmetic sequential circuits. We show the validity of the proposed method through some experiments. | |
| キーワード | （和） | 形式検証 / 計算機代数 / 暗号 / ガロア体算術演算回路 / / / / |
| （英） | formal verification / computer algebra / cryptography / Galois field arithmetic circuits / / / / | |
| 文献情報 | 信学技報, vol. 123, no. 391, HWS2023-100, pp. 215-220, 2024年2月. | |
| 資料番号 | HWS2023-100 | |
| 発行日 | 2024-02-21 (VLD, HWS, ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2023-140 HWS2023-100 ICD2023-129 |
|
| 研究会情報 | |
| 研究会 | VLD HWS ICD |
| 開催期間 | 2024-02-28 - 2024-03-02 |
| 開催地（和） | 沖縄県男女共同参画センター【てぃるる】会議室１・２・３ |
| 開催地（英） | |
| テーマ（和） | システムオンシリコンを支える設計技術, ハードウェアセキュリティ, 一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | HWS |
| 会議コード | 2024-02-VLD-HWS-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | GF(2^m)上の算術演算順序回路の計算機代数に基づく形式検証に関する検討 |
| サブタイトル（和） | |
| タイトル（英） | A Study on formal verification of GF(2^m) arithmetic circuits including states |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 形式検証 / formal verification |
| キーワード(2)（和/英） | 計算機代数 / computer algebra |
| キーワード(3)（和/英） | 暗号 / cryptography |
| キーワード(4)（和/英） | ガロア体算術演算回路 / Galois field arithmetic circuits |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 迫田 一歩 / Kazuho Sakoda / サコダ カズホ |
| 第1著者 所属（和/英） | 株式会社 SCU/神戸大学 (略称： SCU/神戸大) SCU Co., Ltd./Kobe University (略称： SCU/Kobe Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 植村 泰佳 / Yasuyoshi Uemura / ウエムラ ヤスヨシ |
| 第2著者 所属（和/英） | 株式会社 SCU (略称： SCU) SCU Co., Ltd. (略称： SCU) |
| 第3著者 氏名（和/英/ヨミ） | 本間 尚文 / Naofumi Homma / ホンマ ナオフミ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-03-02 12:05:00 |
| 発表時間 | 25分 |
| 申込先研究会 | HWS |
| 資料番号 | VLD2023-140, HWS2023-100, ICD2023-129 |
| 巻番号（vol） | vol.123 |
| 号番号（no） | no.390(VLD), no.391(HWS), no.392(ICD) |
| ページ範囲 | pp.215-220 |
| ページ数 | 6 |
| 発行日 | 2024-02-21 (VLD, HWS, ICD) |
[研究会発表申込システムのトップページに戻る]