| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-04-12 13:25 ［依頼講演］5-Bit/2Cell(X2.5), 7-Bit/2Cell(X3.5), 9-Bit/2Cell(X4.5) NAND Flash Memory: Half Bit technology ○柴田 昇・内川浩典・澁谷泰良・仲井健理・栁平康輔・井上裕文（キオクシア）  ICD2024-13 |
|
| 抄録 | （和） | 高信頼性及び高性能を確保し低コスト化のため、X3.5(7bits/2cells)フラッシュメモリを提案する。７ビットは、12値のVth閾値を持つメモリセル２セルをペアとし記憶する。X3.5は、QLCで実施されている複雑な書込み方式は必要なくシステム側の負担は小さい。また、QLCは信頼性確保のためECCパリティサイズをTLCから増やしているが、X3.5はTLCと同じECCサイズで良いためX3.5のチップサイズはQLCの6.3%増で収まる。X3.5の書込み性能はQLCより2.3倍高速で、TLCと同じ信頼性とすることも可能。さらに、ECCパリティを削減すると、チップサイズはQLCとほぼ同じとなりパフォーマンスはQLCより1.9倍高速。X3.5技術を拡張し、6レベルのVthスレッショルドを持つ2.5bit/セル（X2.5）、24レベルのVthスレッショルドを持つ4.5bit/セル（X4.5）も可能である。X2.5はTLCより2倍高速で、高性能デバイスに適している。X4.5はコールド・ストラージ・アプリケーションに適しています。 |
| （英） | Abstract—For achieving lower giga-byte cost with high reliability and high performance, 3.5bit/cell(X3.5) Flash memory is introduced. 7bits data are stored in 2 memory cells with 12-level Vth threshold. Programming method of X3.5 does not require the complex method used in QLC and is easy for system side to handle. QLC needs a more powerful ECC than TLC, so ECC parity size of QLC is extended and increases die size. But, same ECC as TLC can be used in X3.5. Then, X3.5 die size with TLC ECC is only 6.3% bigger than QLC. On the other hand, X3.5 Program performance is 2.3times faster than QLC with QLC reliability criteria. If ECC parity size is reduced to that of 32nm MLC, die size of X3.5 is close to QLC, while X3.5 Program performance is 1.9times faster than QLC. And X3.5 can even meet TLC reliability criteria. In addition to expanding X3.5 technologies, 2.5bit/cell(X2.5) with 6-level Vth threshold and 4.5bit/cell(X4.5) with 24-level Vth threshold are possible. X2.5 is 2x faster than TLC and good for high perfomance devices. X4.5 is suitable for cold strage applications. | |
| キーワード | （和） | / / / / / / / |
| （英） | 3D Flash Memory / FBC / TLC(3bits/cell) / QLC(4bits/cell) / PLC(5bits/cell) / X2.5(5bits/2cells) / X3.5(7bits/2cells) / X4.5(9bits/2cells) | |
| 文献情報 | 信学技報, vol. 124, no. 3, ICD2024-13, pp. 42-42, 2024年4月. | |
| 資料番号 | ICD2024-13 | |
| 発行日 | 2024-04-04 (ICD) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2024-13 |
|
| 研究会情報 | |
| 研究会 | ICD |
| 開催期間 | 2024-04-11 - 2024-04-12 |
| 開催地（和） | 川崎市産業振興会館 9階第2研修室 |
| 開催地（英） | |
| テーマ（和） | メモリ技術と集積回路技術一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2024-04-ICD |
| 本文の言語 | 日本語 |
| タイトル（和） | 5-Bit/2Cell(X2.5), 7-Bit/2Cell(X3.5), 9-Bit/2Cell(X4.5) NAND Flash Memory: Half Bit technology |
| サブタイトル（和） | |
| タイトル（英） | 5-Bit/2Cell(X2.5), 7-Bit/2Cell(X3.5), 9-Bit/2Cell(X4.5) NAND Flash Memory: Half Bit technology |
| サブタイトル（英） | |
| キーワード(1)（和/英） | / 3D Flash Memory |
| キーワード(2)（和/英） | / FBC |
| キーワード(3)（和/英） | / TLC(3bits/cell) |
| キーワード(4)（和/英） | / QLC(4bits/cell) |
| キーワード(5)（和/英） | / PLC(5bits/cell) |
| キーワード(6)（和/英） | / X2.5(5bits/2cells) |
| キーワード(7)（和/英） | / X3.5(7bits/2cells) |
| キーワード(8)（和/英） | / X4.5(9bits/2cells) |
| 第1著者 氏名（和/英/ヨミ） | 柴田 昇 / Noboru Shibata / |
| 第1著者 所属（和/英） | キオクシア株式会社 (略称： キオクシア) KIOXIA Corporation (略称： KIOXIA) |
| 第2著者 氏名（和/英/ヨミ） | 内川 浩典 / Hironori Uchikawa / |
| 第2著者 所属（和/英） | キオクシア株式会社 (略称： キオクシア) KIOXIA Corporation (略称： KIOXIA) |
| 第3著者 氏名（和/英/ヨミ） | 澁谷 泰良 / Taira Shibuya / |
| 第3著者 所属（和/英） | キオクシア株式会社 (略称： キオクシア) KIOXIA Corporation (略称： KIOXIA) |
| 第4著者 氏名（和/英/ヨミ） | 仲井 健理 / Kenri Nakai / |
| 第4著者 所属（和/英） | キオクシア株式会社 (略称： キオクシア) KIOXIA Corporation (略称： KIOXIA) |
| 第5著者 氏名（和/英/ヨミ） | 栁平 康輔 / Kosuke Yanagidaira / |
| 第5著者 所属（和/英） | キオクシア株式会社 (略称： キオクシア) KIOXIA Corporation (略称： KIOXIA) |
| 第6著者 氏名（和/英/ヨミ） | 井上 裕文 / Kosuke Yanagidaira / |
| 第6著者 所属（和/英） | キオクシア株式会社 (略称： キオクシア) KIOXIA Corporation (略称： KIOXIA) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-04-12 13:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2024-13 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.3 |
| ページ範囲 | p.42 |
| ページ数 | 1 |
| 発行日 | 2024-04-04 (ICD) |
[研究会発表申込システムのトップページに戻る]