| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2024-08-08 16:20 LLVM IRレベルでの指示文ベースの並列化コードに対する性能評価 ○柳田 匠・大津金光・横田隆史（宇都宮大）  CPSY2024-24 DC2024-24 RECONF2024-24 |
|
| 抄録 | （和） | マルチコアプロセッサを用いて既存のアプリケーションプログラムを高速化するためには並列化作業が必要であるが，その作業には多大な労力を要する．この問題に対して，我々はLLVMコンパイラ基盤の中間表現（LLVM IR）を介してバイナリコードの並列化を行うバイナリレベル自動並列化システムを開発している．本システムではLLVM IRレベルでの並列コードの生成が必要となる．そこで我々は，指示文に基づいて並列IRコードを生成する並列コード生成機能を開発している．しかし，本システムによって達成される性能はまだ明らかになっていない．本稿では，本システムの並列コード生成機能によって生成されるコードの実行性能を明らかにするために，PolyBench/Cを用いた評価を行う．評価の結果，並列コード生成機能によるIRレベルの並列化プログラムはソースコードレベルの並列化プログラムより高い速度向上率を達成し，本機能がバイナリレベル自動並列化システムの並列化機能として十分な性能を有していることを確認した． |
| （英） | Parallelization work is necessary to accelerate existing application programs using multi-core processors, but this work requires a great deal of effort. To solve this problem, we have developed a binary-level automatic parallelization system that parallelizes binary code via an intermediate representation (LLVM IR) of the LLVM compiler infrastructure. This system requires the generation of parallel code at the LLVM IR level. Therefore, we are developing a parallel code generation function that generates parallel IR code based on directives. However, the performance achieved by this system is not yet clear. In this paper, we evaluate the system using PolyBench/C in order to clarify the execution performance of the code generated by the parallel code generation function of this system. As a result of the evaluation, we confirmed that the IR-level parallelization program generated by the parallel code generation function achieved a higher speed-up rate than the source code-level parallelization program, and that this function has sufficient performance as a parallelization function of the binary-level automatic parallelization system. | |
| キーワード | （和） | LLVM / IRコード / 並列化 / 指示文 / / / / |
| （英） | LLVM / IR code / Parallelization / Directive / / / / | |
| 文献情報 | 信学技報, vol. 124, no. 148, CPSY2024-24, pp. 40-45, 2024年8月. | |
| 資料番号 | CPSY2024-24 | |
| 発行日 | 2024-07-31 (CPSY, DC, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2024-24 DC2024-24 RECONF2024-24 |
|
| 研究会情報 | |
| 研究会 | CPSY DC RECONF IPSJ-ARC |
| 開催期間 | 2024-08-07 - 2024-08-09 |
| 開催地（和） | あわぎんホール |
| 開催地（英） | Awagin Hall |
| テーマ（和） | SWoPP2024: 並列／分散／協調システムとディペンダブルコンピューティングおよび一般 |
| テーマ（英） | SWoPP2024: Parallel, Distributed and Cooperative Processing Systems and Dependable Computing |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2024-08-CPSY-DC-RECONF-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | LLVM IRレベルでの指示文ベースの並列化コードに対する性能評価 |
| サブタイトル（和） | |
| タイトル（英） | Performance evaluation for directive-based parallelization code at the LLVM IR level |
| サブタイトル（英） | |
| キーワード(1)（和/英） | LLVM / LLVM |
| キーワード(2)（和/英） | IRコード / IR code |
| キーワード(3)（和/英） | 並列化 / Parallelization |
| キーワード(4)（和/英） | 指示文 / Directive |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 柳田 匠 / Takumi Yanagida / ヤナギダ タクミ |
| 第1著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 大津 金光 / Kanemitsu Ootsu / オオツ カネミツ |
| 第2著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 横田 隆史 / Takashi Yokota / ヨコタ タカシ |
| 第3著者 所属（和/英） | 宇都宮大学 (略称： 宇都宮大) Utsunomiya University (略称： Utsunomiya Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2024-08-08 16:20:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2024-24, DC2024-24, RECONF2024-24 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.148(CPSY), no.149(DC), no.150(RECONF) |
| ページ範囲 | pp.40-45 |
| ページ数 | 6 |
| 発行日 | 2024-07-31 (CPSY, DC, RECONF) |
[研究会発表申込システムのトップページに戻る]