| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2025-01-16 09:50 貪欲法を用いた表面符号向けエラー訂正復号器のRTLと動作合成によるASICへの実装 ○青山 連（京都工繊大）・門本淳一郎（東大）・小林和淑（京都工繊大）  VLD2024-78 RECONF2024-108 |
|
| 抄録 | （和） | プロセスの微細化による古典コンピュータの性能向上の限界への対応として量子コンピュータが期待されている．実用的な計算を行うことのできる量子コンピュータにはエラー訂正機能が必須である．表面符号は代表的な誤り訂正手法のひとつであり，高いエラー耐性を持つ．本研究ではエラー訂正機能の一部である復号器をC++ を用いて設計した．復号器には貪欲法の一つであるIteraitve Greedy アルゴリズムを使用した．作成した記述を動作合成し，面積を求めた．得られた結果をHDL を用いて設計した先行研究と比較した結果，面積は22% となった．また，FPGAを対象として論理合成を行い，使用リソースを比較した結果，LUT，FF は先行研究に比べてそれぞれ，4.39%，29.3%となった． |
| （英） | Quantum computers are expected to address the limitations of performance improvement due to the miniaturization of classical computers. Error correction is mandatory for quantum computers to perform practical computations. Surface code is one of the representative error correction methods, offering high error tolerance. In this study, we designed an error correction decoder, which is a part of the error correction functionality, using C++. The decoder employs the Iterative Greedy algorithm, one of greedy algorithm. The developed design was synthesized into HDL to evaluate the area. The results were compared with previous research that used HDL for design. The comparison revealed a reduction in area by 22.0%. Additionally, logic synthesis targeting an FPGA was performed, and a comparison of the utilized resources showed that LUTs and FFs were 4.39%and 29.3%, respectively, compared to the previous study. | |
| キーワード | （和） | 量子コンピュータ / 表面符号 / 復号器 / 貪欲法 / エラー訂正 / / / |
| （英） | Quantum Computer / Surface Code / Decoder / Greedy Algorithm / Error Correction / / / | |
| 文献情報 | 信学技報, vol. 124, no. 329, VLD2024-78, pp. 13-17, 2025年1月. | |
| 資料番号 | VLD2024-78 | |
| 発行日 | 2025-01-09 (VLD, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2024-78 RECONF2024-108 |
|
| 研究会情報 | |
| 研究会 | VLD RECONF |
| 開催期間 | 2025-01-16 - 2025-01-17 |
| 開催地（和） | キオクシア 横浜テクノロジーキャンパス Flagship棟 |
| 開催地（英） | Yokohama Technology Campus Flagship Building |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2025-01-VLD-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | 貪欲法を用いた表面符号向けエラー訂正復号器のRTLと動作合成によるASICへの実装 |
| サブタイトル（和） | |
| タイトル（英） | Error Correcting Decoder for Surface Code Using Greedy Algorithm on ASIC by RTL and Behavioral Synthesis |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 量子コンピュータ / Quantum Computer |
| キーワード(2)（和/英） | 表面符号 / Surface Code |
| キーワード(3)（和/英） | 復号器 / Decoder |
| キーワード(4)（和/英） | 貪欲法 / Greedy Algorithm |
| キーワード(5)（和/英） | エラー訂正 / Error Correction |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 青山 連 / Ren Aoyama / アオヤマ レン |
| 第1著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大) Kyoto Institute of Technology (略称： KIT) |
| 第2著者 氏名（和/英/ヨミ） | 門本 淳一郎 / Junichiro Kaodomoto / カドモト ジュンイチロウ |
| 第2著者 所属（和/英） | 東京大学 (略称： 東大) The University of Tokyo (略称： UTokyo) |
| 第3著者 氏名（和/英/ヨミ） | 小林 和淑 / Kazutoshi Kobayashi / コバヤシ カズトシ |
| 第3著者 所属（和/英） | 京都工芸繊維大学 (略称： 京都工繊大) Kyoto Institute of Technology (略称： KIT) |
| 講演者 | 第1著者 |
| 発表日時 | 2025-01-16 09:50:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2024-78, RECONF2024-108 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.329(VLD), no.330(RECONF) |
| ページ範囲 | pp.13-17 |
| ページ数 | 5 |
| 発行日 | 2025-01-09 (VLD, RECONF) |
[研究会発表申込システムのトップページに戻る]