| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2025-01-17 15:10 eFPGA IP向けPAE Cellを用いたヘテロ構造クラスタの提案 ○佐々木龍也・岩崎凌大・瀬戸謙修・飯田全広（熊本大）  VLD2024-98 RECONF2024-128 |
|
| 抄録 | （和） | 我々は現在 eFPGA IP において LUT(Look-IP Table) に代わる新しい論理セルとして, PAE Cell を提案している．PAE Cell は LUT と同等の論理表現能力を少ない構成メモリで実現するが，従来と同じクラスタ構造や配線構造ではその効果が半減する．そこで本研究では，クラスタ数の削減とクラスタ内の配線最適化を目指して，入力数の異なる PAE Cell を論理セルとして用いたヘテロ構造クラスタを提案する．実験結果により，このヘテロ構造クラスタは VPR によるパッキングアルゴリズムでは効率的に論理セルをパッキングできておらずクラスタ数が理想的にパッキングできた場合と比べて増加した．よって提案するクラスタ構造を効率的に用いるためにはクラスタ構造に適したパッキングアルゴリズムが必要であることが分かった． |
| （英） | We are currently proposing a new logic cell called the PAE Cell as a replacement for LUTs (Look-Up Tables) in eFPGA IP. The PAE Cell achieves equivalent logic representation capabilities to LUTs while requiring less configuration memory. However, its effectiveness is significantly reduced when used with conventional cluster structures and interconnect architectures. In this study, we propose a heterogeneous cluster structure that uses PAE Cells with varying input counts as logic cells, aiming to reduce the number of clusters and optimize wiring within clusters. Experimental results show that this heterogeneous cluster structure is not efficiently packed by VPR’s packing algorithm, leading to an increase in the number of clusters compared to the ideal case. Therefore, it has been concluded that a packing algorithm tailored to the proposed cluster structure is necessary to efficiently utilize it. |
|
| キーワード | （和） | eFPGA IP / PAE Cell / テクノロジーマッピング / ヘテロ構造クラスタ / / / / |
| （英） | eFPGA IP / PAECell / Technology mapping / Heterogeneous structure cluster / / / / | |
| 文献情報 | 信学技報, vol. 124, no. 330, RECONF2024-128, pp. 122-127, 2025年1月. | |
| 資料番号 | RECONF2024-128 | |
| 発行日 | 2025-01-09 (VLD, RECONF) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2024-98 RECONF2024-128 |
|
| 研究会情報 | |
| 研究会 | VLD RECONF |
| 開催期間 | 2025-01-16 - 2025-01-17 |
| 開催地（和） | キオクシア 横浜テクノロジーキャンパス Flagship棟 |
| 開催地（英） | Yokohama Technology Campus Flagship Building |
| テーマ（和） | FPGA 応用および一般 |
| テーマ（英） | FPGA Applications, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2025-01-VLD-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | eFPGA IP向けPAE Cellを用いたヘテロ構造クラスタの提案 |
| サブタイトル（和） | |
| タイトル（英） | Proposal of Heterogeneous Structure Clusters Using PAE Cells for eFPGA IP |
| サブタイトル（英） | |
| キーワード(1)（和/英） | eFPGA IP / eFPGA IP |
| キーワード(2)（和/英） | PAE Cell / PAECell |
| キーワード(3)（和/英） | テクノロジーマッピング / Technology mapping |
| キーワード(4)（和/英） | ヘテロ構造クラスタ / Heterogeneous structure cluster |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 佐々木 龍也 / Tatsuya Sasaki / ササキ タツヤ |
| 第1著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 岩崎 凌大 / Ryo Iwasaki / イワサキ リョオ |
| 第2著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 瀬戸 謙修 / Kensyu Seto / セト ケンシュウ |
| 第3著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 飯田 全広 / Masahiro Iida / イイダ マサヒロ |
| 第4著者 所属（和/英） | 熊本大学 (略称： 熊本大) Kumamoto University (略称： Kumamoto Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2025-01-17 15:10:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | VLD2024-98, RECONF2024-128 |
| 巻番号（vol） | vol.124 |
| 号番号（no） | no.329(VLD), no.330(RECONF) |
| ページ範囲 | pp.122-127 |
| ページ数 | 6 |
| 発行日 | 2025-01-09 (VLD, RECONF) |
[研究会発表申込システムのトップページに戻る]