| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2025-10-18 16:40 高閾値MOSFETを用いた超低消費電力スパイキングニューラルネットワーク回路の実装と分類課題応用 ○酒井哲汰・守谷 哲・合津京太郎・山本英明・佐藤茂雄（東北大）  NC2025-30 |
|
| 抄録 | （和） | AIを用いた情報処理技術の高度化に伴って，低電力化や学習コストの低減が課題となっている．また，ネットワークの末端に近いエッジ領域では，回路面積や消費電力の制限から，専用のエッジデバイスの開発が不可欠である．本研究では，低電力で動作する専用エッジデバイスの開発を目的として，アナログスパイキングニューラルネットワーク(SNN)回路の実装と分類課題への応用を行った．本回路は256個のニューロン回路と，それらを結合するシナプス回路によって構成されており，高閾値MOSFETをサブスレッショルド領域で動作させることで低電力動作を実現した．また，リザバー計算への応用を想定し，仮想的な距離を導入したネットワークに対して，距離に依存したシナプス荷重値を適用した．これにより，結合次数の分散を増大させ，分離性能の向上を図った．設計したアナログSNN回路を65 nm CMOSプロセスを用いてチップ実装し，これをリザバー層として用いることで，ジェスチャーのイベントベースデータセットであるDVS Gestureの8クラス分類を行った．SNN回路から出力されたスパイク信号を元にリッジ回帰を用いて学習を行い，7割以上の正解率で1.44 nW/inferenceの低電力化を達成した．従来のデジタル回路実装と比較して1/100以下の電力効率で分類が可能であることが明らかとなり，アナログSNN回路のエッジ領域への応用可能性が示された． |
| （英） | With the growing sophistication of AI-based information processing, reducing power consumption and lowering training costs have become major challenges. At the edge of networks, where circuit area and power budgets are highly constrained, the development of dedicated edge devices is essential. In this study, we target the development of such low-power edge devices by implementing an analog spiking neural network (SNN) circuit and applying it to classification tasks. The circuit consists of 256 neuron circuits and synapse circuits connecting them. By operating high-threshold MOSFETs in the subthreshold region, we achieved ultra-low-power operation. For reservoir computing applications, we further introduced a notion of virtual distance into the network and applied distance-dependent synaptic weights. This increased the variance in connection degrees and improved separability. The designed analog SNN circuit was fabricated using a 65 nm CMOS process and employed as a reservoir layer for classification of the DVS Gesture dataset, which consists of event-based gesture data. Spike outputs from the circuit were used to train a readout layer with ridge regression. As a result, we achieved over 70% accuracy in 8-class classification with only 1.44 nW/inference. Compared with conventional digital implementations, this represents less than 1/100 energy consumption. These results demonstrate the potential of analog SNN circuits for edge applications. | |
| キーワード | （和） | スパイキングニューロン / アナログCMOS回路 / エッジコンピューティング / 時系列信号分類 / / / / |
| （英） | Spiking Neuron / Analog CMOS Circuit / Edge Computing / Time-series Signal Classification / / / / | |
| 文献情報 | 信学技報, vol. 125, no. 205, NC2025-30, pp. 35-35, 2025年10月. | |
| 資料番号 | NC2025-30 | |
| 発行日 | 2025-10-11 (NC) | |
| ISSN | Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | NC2025-30 |
|
| 研究会情報 | |
| 研究会 | NC MBE |
| 開催期間 | 2025-10-18 - 2025-10-19 |
| 開催地（和） | 東北大学 |
| 開催地（英） | Tohoku University |
| テーマ（和） | NC, ME, 一般 |
| テーマ（英） | NC, ME, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | NC |
| 会議コード | 2025-10-NC-MBE |
| 本文の言語 | 日本語 |
| タイトル（和） | 高閾値MOSFETを用いた超低消費電力スパイキングニューラルネットワーク回路の実装と分類課題応用 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Ultra-Low Power Spiking Neural Network Circuits Using High-Threshold Voltage MOSFETs and its Classification Tasks Application |
| サブタイトル（英） | |
| キーワード(1)（和/英） | スパイキングニューロン / Spiking Neuron |
| キーワード(2)（和/英） | アナログCMOS回路 / Analog CMOS Circuit |
| キーワード(3)（和/英） | エッジコンピューティング / Edge Computing |
| キーワード(4)（和/英） | 時系列信号分類 / Time-series Signal Classification |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 酒井 哲汰 / Tetsuta Sakai / サカイ テツタ |
| 第1著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 守谷 哲 / Satoshi Moriya / モリヤ サトシ |
| 第2著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 合津 京太郎 / Kyotaro Gotsu / ゴウツ キョウタロウ |
| 第3著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第4著者 氏名（和/英/ヨミ） | 山本 英明 / Hideaki Yamamoto / ヤマモト ヒデアキ |
| 第4著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 第5著者 氏名（和/英/ヨミ） | 佐藤 茂雄 / Shigeo Sato / サトウ シゲオ |
| 第5著者 所属（和/英） | 東北大学 (略称： 東北大) Tohoku University (略称： Tohoku Univ.) |
| 講演者 | 第1著者 |
| 発表日時 | 2025-10-18 16:40:00 |
| 発表時間 | 25分 |
| 申込先研究会 | NC |
| 資料番号 | NC2025-30 |
| 巻番号（vol） | vol.125 |
| 号番号（no） | no.205 |
| ページ範囲 | p.35 |
| ページ数 | 1 |
| 発行日 | 2025-10-11 (NC) |
[研究会発表申込システムのトップページに戻る]